Оперативные запоминающие устройства

Основу микросхемы ОЗУ (рисунок 46) составляет накопитель информации, который представляет собой матрицу, составленную из элементов памяти. Эти элементы располагаются вдоль строк и столбцов накопителя. Он снабжен управляющими цепями для установки элемента в любой из трех режимов: режим хранения, в котором он отключается от входа и выхода микросхемы; режим чтения, в котором содержащаяся в элементе памяти (ЭП) информация выдается на выход микросхемы; режим записи, при котором в ЭП записывается новая поступающая с входа микросхемы информация.

Рисунок 46 – Структура оперативного запоминающего устройства

Каждому ЭП соответствует номер, называемый адресом элемента памяти. Для определения требуемого ЭП указывается строка и столбец этого ЭП в накопителе. Адрес ЭП в виде двоичного числа принимается по линиям, передающим адрес в регистр адреса (см. рисунок 46). Число строк и столбцов накопителя выбирается равным целой степени 2. Разряды регистра адреса делятся на две группы: одна группа определяет двоичный номер строки, в которой в накопителе расположен ЭП, другая группа разрядов адреса подается на соответствующий дешифратор: дешифратор строк и дешифратор столбцов. Каждый дешифратор создает на одной из своих выходных цепей уровень логической единицы (на остальных выводах дешифратора устанавливается уровень логического нуля): выбранный ЭП оказывается под воздействием уровня логической единицы одновременно по цепям строки и столбца.

При чтении содержимое ЭП выдается на усилитель чтения и с него – на выходной триггер и вывод микросхемы. Режим записи устанавливается подачей сигнала «Запись» на выход разрешения записи (РЗ). При уровне логического нуля на входе РЗ открывается усилитель записи, в битах информация со входа данных поступает в выбранный ЭП и запоминается в нем. Указанные процессы происходят в том случае, если на входе выбора соответствующего кристалла запоминающего устройства действует активный уровень логического нуля. Таким образом, микросхема ЗУ позволяет обращаться к заданному элементу памяти, адрес которого подается на адресный вход микросхемы.

Объем памяти применяемых микросхем зависит от количества разрядов линий передачи адреса. Для организации памяти общим объемом 256 слов по восемь разрядов на базе микросхем памяти, содержащих 256 элементов памяти, требуется восемь адресных линий (от А ₀ до А ₇). Для организации памяти объемом 1024 восьмиразрядных слова на базе микросхем, содержащих 1024 элемента памяти, требуется десять адресных линий (от А ₀ до А ₉).