ТТЛ со сложным инвертором

Типовая схема ИМС со сложным инвертором выполняется в соответствии с рисунком 3.16. Принцип работы базового элемента ТТЛ поясним с помощью таблицы 3.7.

Таблица 3.7 – Принцип работы базового элемента ТТЛ

Если в точке Х низкий потенциал (на входе присутствует хотя бы один логический «0»), то транзистор VT2 закрыт и ток через него отсутствует.

Рисунок 3.16 – Принципиальная схема ТТЛ со сложным инвертором

В этом случае потенциал в точке А будет около 5 В, а в точке Б U_Б» 0 В (токами I_КЭ0 и I _Б4 пренебрегаем). Транзистор VT4 будет открыт, а транзистор VT5 будет закрыт. Следовательно, на выходе будет высокий потенциал, что соответствует логической «1».

Если в точке Х будет высокий потенциал (на входах логические «1»), то транзистор VT2 находится в режиме насыщения, через него протекает ток. В точке Б напряжение будет равно U_Б = 0,7 В (падение напряжения на открытом эмиттерном переходе VT5), а в точке А напряжение U_А= 0,8 В (добавляется 0,1 В, которое на коллекторе VT5). В этом случае транзистор VT5 открыт, а транзистор VT4 закрыт.

Причина того, транзистор VT4 закрыт, следующая. Между точкой А и выходом напряжение равно примерно 0,7 В (0,1 В падает на VT5). Это напряжение распределяется между двумя p-n-переходами (эмиттерный переход VT4 и диод VD3). Считая, что переходы одинаковы, получаем на эмиттерном переходе VT4 напряжение равно 0,35 В. А этого недостаточно, чтобы открыть транзистор VT4. Следовательно, на выходе будет логический «0».

Так как ёмкость нагрузки будет заряжаться и разряжаться через малое сопротивление транзисторов, то время включения t¹⁰ и выключения t⁰¹ будут приблизительно одинаковы (резистор R5 имеет малую величину 20-50 Ом и служит для ограничения тока в момент переключения).

Диоды VD1 и VD2 служат для исключения переходных процессов на входе. Элементы R3, R4 и VT3 служат для получения более крутой характеристики прямой передачи (в момент перехода с уровня логической «1» в логический «0») и термостабилизации.

Входная характеристика такая же, как у ДТЛ. Характеристика прямой передачи отличается от характеристики ДТЛ тем, что уровень логического нуля составляет около 4 В.

Выходная характеристика имеет вид в соответствии с рисунком 3.17. При подаче на вход U¹_ВХ открыт транзистор VT5 и при увеличении напряжения на выходе, т.е. на его коллекторе характеристика совпадает с выходной характеристикой транзистора.

Рисунок 3.17 – Выходная характеристика базового элемента ТТЛ

Выходную характеристику при U⁰_ВХ лучше рассматривать при снижении напряжения на выходе. При снижении напряжения от 5 В до 3,8 В открываются оба p-n-перехода (эмиттерный переход VT4 и диод VD3) и при дальнейшем снижении напряжения ток возрастает из-за увеличения тока базы транзистора VT4.

В таблице 3.8 приведены параметры трех серий микросхем ТТЛ: 134 – маломощной, 130 – быстродействующей и 155 – типовой. Эти микросхемы отличаются потребляемой мощностью и быстродействием.

Таблица 3.8 – Параметры некоторых серий ТТЛ

ТТЛ с открытым коллекторным выходом:

Схему с открытым коллекторным выходом используют для подключения нестандартной нагрузки (светодиодов, реле, нагрузки с повышенным напряжением питания, и т. д.). Схема имеет вид в соответствии с рисунком 3.18, где также приведено включение двух элементов И-НЕ на общую нагрузку (монтажное ИЛИ). В некоторых схемах U_П2 может достигать 30 В. Отличием от базового элемента является то, что в ней отсутствуют элементы VT4, VD3 и R5.

Для УГО элемента И-НЕ с открытым коллекторным выходом добавляется символ .

а) схема принципиальная	б) монтажное ИЛИ

Рисунок 3.18 – Схемы с открытым коллекторным выходом

ТТЛ с тремя состояниями на выходе:

Принцип работы схем с тремя состояниями на выходе поясняется в соответствии с рисунком 3.19. Если верхний ключ замкнут, а нижний разомкнут, то на выходе будет логическая «1». Если наоборот – логический «0». А если оба ключа разомкнуты (как показано на рисунке 3.19), то это и будет третье состояние на выходе, т. е. выходное сопротивление равно бесконечности. Такие схемы позволяют соединять их выходы параллельно и работать на общую шину. Одна из схем работает в обычном режиме (на её выходе «0» или «1»), все остальные должны находиться в третьем состоянии. В УГО элемента с тремя состояниями на выходе добавляется символ . Принципиальная схема такого элемента имеет вид в соответствии с рисунком 3.20.

К пояснению принципа работы УГО

Рисунок 3.19 – Элемент с тремя состояниями выхода

Рисунок 3.20 – Принципиальная схема элемента с тремя состояниями на выходе

Принцип работы схемы следующий. Если на вход 3с подать высокий потенциал (логическая «1»), то третий эмиттерный переход VT1 и диод VD4 включены в обратном направлении, они не влияют на работу схемы и она работает в обычном режиме выполняя операцию 2И-НЕ. При подаче на вход 3с низкого потенциала (логический «0»), третий эмиттерный переход и диод VD4 открыты. Транзистор VT2 закрыт, в точке Б напряжение U_Б = 0, транзистор VT5 закрыт. В точке А напряжение будет составлять 0,8 В. Оно складывается из входного напряжения, равного 0,1 В и падения напряжения на диоде VD4, равного 0,7 В. Как было рассмотрено выше транзистор VT4 будет закрыт (т.е. оба ключа разомкнуты) и схема находится в третьем состоянии.

Транзистор-транзисторная логика Шоттки (ТТЛШ):

В предыдущих схемах открытые транзисторы находятся в режиме насыщения и во время перехода в закрытое состояние добавляется время рассасывания неосновных носителей заряда в базе. Для того чтобы исключить время рассасывания необходимо не допускать режима насыщения (не открывать коллекторный переход). Этого можно достичь, включив между коллектором и базой транзистора диод Шоттки, в соответствии с рисунком 3.21. ВАХ диода Шоттки и кремниевого p-n-перехода приведены там же. При подаче на базу транзистора напряжения 0,7В (чтобы открыть транзистор), на диоде Шоттки будет падать от 0,2 до 0,3В и на коллекторе транзистора будет напряжение от 0,4 до 0,5В, что недостаточно для открывания коллекторного перехода. Транзистор с диодом Шоттки в ИМС конструктивно совмещены, обозначаются в литературе в соответствии с рисунком 3.21, и называются транзистором Шоттки. Схемы транзистор-танзисторной логики Шоттки (ТТЛШ) аналогичны схемам ТТЛ.

Рисунок 3.21 – К пояснению ТТЛШ

Параметры микросхем ТТЛШ приведены таблице 3.9.

Серии 531 и 555 имеют схемотехническое решение, как в микросхемах ТТЛ. Из их сравнения видим, что они отличаются по потребляемой мощности и быстродействию, но энергия переключения примерно одинакова.

Модернизированные схемы 1530 и 1533 тоже отличаются по потребляемой мощности и быстродействию. Их энергии переключения примерно одинаковы и значительно меньше, чем у предыдущих серий. У последней усовершенствованной серии 1531 энергия переключения самая малая.

Таблица 3.9 – Параметры ТТЛШ

Таким образом, по мере совершенствования технологии и схемотех- нических решений микросхемы становятся более быстродействующими и экономичными.

Эмиттерно-связанная логика (ЭСЛ):

Упрощенная схема базового элемента имеет вид в соответствии с

рисунком 3.22.

Рисунок 3.22 – Упрощенная схема элемента ЭСЛ

Как видно из схемы VT1, VT2 и VT3 образуют дифференциальный усилитель, который используется в качестве переключателя тока основных транзисторов VT1 либо VT2 и вспомогательного VT3. Причем для переключения токов достаточна небольшая разность входных напряжений (примерно ±100 мВ). Нагрузочные сопротивления R1 и R3 выбираются низкоомными, чтобы предотвратить насыщение открытого транзистора.

Принцип работы элемента следующий. На базу транзистора VT3 подается постоянное опорное напряжение U₀ (U⁰ <U₀ < U¹). Если оба входные напряжения имеют низкий уровень U⁰, то транзисторы VT1 и VT2 закрыты. В этом случае ток эмиттера транзистора VT3, протекающий по R2, создает на нем падение напряжения, которое является запирающим для транзисторов VT1 и VT2. Поэтому на первом выходе будет высокий уровень напряжения U¹, а на выходе 2 напряжение низкого уровня U⁰.

Если хотя бы на одном из входов будет высокий потенциал U¹, тогда открыт один из транзисторов VT1 или VT2, напряжение на R2 вызовет запирание транзистора VT3, на выходе 1 будет низкий потенциал U⁰, а на выходе 2 высокий – U¹. Таким образом, элемент выполняет операции: по выходу 1 – ИЛИ-НЕ, по выходу 2 – ИЛИ.

Элементы семейства ЭСЛ потребляют значительную мощность от источника питания, однако обеспечивают наименьшее время переключения по сравнению с другими типами логических элементов. Среднее время задержки для них лежит в пределах десятых долей или единиц наносекунды.

В реальных схемах на выходах элементов ЭСЛ используют эмиттерные повторители, что улучшает их нагрузочную способность.

Комплементарная МДП логика (КМДП)

Комплементарная МДП (КМДП) логика включает в себя пары p- и n-канальных полевых транзисторов с индуцированным каналом. Простейшая схема, выполняющая операцию НЕ, имеет вид в соответствии с рисунком 3.23.

Рисунок 3.23 – Принципиальные схемы базовых элементов КМДП

Принцип работы поясняется в таблице 3.10.

Таблица 3.10 – Принцип работы элемента НЕ

Напряжение питания таких схем равно U_П = 10 В. Как будет показано ниже напряжение U⁰ = 0 В, а U¹ = 10 В. Пороговое напряжение, подаваемое на затвор, у таких транзисторов составляет около U_{ЗИ ПОРОГ} » 4 В. Тогда при подаче на вход напряжения логического «0» (первая строка таблицы) транзистор VT2 будет закрыт, а транзистор VT1 будет открыт. Так как напряжение между его затвором и истоком, который соединен с подложкой, равно U_ЗИ = –10В, а пороговое напряжение для р-канального транзистора составляет U_{ЗИ ПОРОГ} » –4В.

Поскольку транзистор VT2 закрыт, ток стока I_С = 0. Напряжение на выходе составит U_ВЫХ = 10 В и, следовательно, это соответствует логической «1».

При подаче на вход логической «1» U¹ = 10В (вторая строка таблицы) транзистор VT1 будет закрыт, поскольку напряжение между его затвором и истоком составляет U_ЗИ = 0В, а транзистор VT2 будет открыт. Так как транзистор VT1 закрыт, ток стока так же будет равен I_С = 0. Напряжение на выходе составит U_ВЫХ = 0В и, следовательно, это соответствует логическому «0». Таким образом, в статическом состоянии ток через схему отсутствует за исключением тока утечки, который очень мал.

Рассмотрим схему И-НЕ, имеющую вид в соответствии с рисунком 3.22. Принцип работы поясняется с помощью таблицы 3.11.

Таблица 3.11 – Принцип работы элемента И-НЕ

При подаче на оба входа логического «0», как было рассмотрено выше транзисторы VT1 и VT2 открыты, а транзисторы VT3 и VT4 закрыты. На выходе будет высокий потенциал, и ток через схему отсутствует (первая строка таблицы 3.11).

При подаче на вход хотя бы одной логической «1» один из транзисторов VT3 или VT4 открывается, а один из транзисторов VT1 или VT2 закрывается. Поскольку один из транзисторов закрыт VT3 или VT4, то ток через схему отсутствует, а на выходе будет высокий потенциал, т.е. логическая «1» (вторая и третья строки таблицы).

При подаче на оба входа логических «1» оба транзистора VT3 и VT4 открыты, а транзисторы VT1 и VT2 закрыты. На выходе будет логический «0» и ток через транзисторы по-прежнему отсутствует (четвертая строка таблицы 3.11). В статическом режиме ток потребления I_ПОТР = 0.

Схема ИЛИ-НЕ имеет вид в соответствии с рисунком 3.24, а её принцип работы поясняется с помощью таблицы 3.12.

Таблица 3.12 – Принцип работы элемента ИЛИ-НЕ

В этом случае, в отличие от предыдущего, при подаче на один из входов логической «1» (вторая и третья строчки таблицы 3.12) на выходе будет логический «0», так как один из транзисторов VT1 и VT2 закрыт, а один из транзисторов VT3 или VT4 открыт, т.е. на выходе будет нулевой потенциал.