Разработка и исследование системы управления ресурсами Univa Grid Engine в многопроцессорных северах

Как известно, производительность любого процессора при выполнении заданной программы зависит от трех параметров: такта (или частоты) синхронизации, среднего количества команд, выполняемых за один такт, и общего количества выполняемых в программе команд. Изменить ни один из указанных параметров независимо от других невозможно, поскольку соответствующие базовые технологии взаимосвязаны: частота синхронизации определяется достигнутым уровнем технологии интегральных схем и функциональной организацией процессора, среднее количество тактов на команду зависит от функциональной организации и архитектуры системы команд, а количество выполняемых в программе команд определяется архитектурой системы команд и технологией компиляторов [18].

Из сказанного ясно, что создание нового высокопроизводительного процессора требует решения сложных вопросов во всех трех направлениях разработки. При этом эффективная с точки зрения стоимости конструкция не может полагаться только на увеличение тактовой частоты. Экономические соображения заставляют разработчиков принимать решения, основой которых является массовая технология. Системы UltraSPARC-1 обеспечивают высокую производительность при достаточно умеренной тактовой частоте (до 200 МГц) путем оптимизации среднего количества команд, выполняемых за один такт. Однако при таком подходе естественно встают вопросы эффективного управления конвейером команд и иерархией памяти системы. Для увеличения производительности необходимо по возможности уменьшить среднее время доступа к памяти и увеличить среднее количество команд, выдаваемых для выполнения в каждом такте, не превышая при этом разумного уровня сложности процессора.

В архитектуру процессора UltraSPARC T1 входят восемь ядер, основанных на спецификации SPARC V9 и 90-нанометровой девятиуровневой «медной» технологии CMOS, обеспечивающие параллельную обработку 32-х потоков данных (по 4 потока на каждое ядро процессора). Процессор UltraSPARC T1 можно представить как систему, состоящую из 32 однопотоковых логических процессоров. Восемь ядер собраны в общую серверную SMP-архитектуру. Каждое ее ядро способно к аппаратной многопоточности (Hardware Multithreading), то есть может разделять собственное процессорное время и ресурсы между четырьмя параллельно выполняемыми потоками команд. На рисунке ниже представлена архитектура процессора UltraSPARC T1[18],[24].

Рисунок.2.15. Архитектура процессора UltraSPARC T1