Контроллер HyperTransport

Фирмой AMD была (процессор Hammer) предложена архитектура ГиперТранспорт (HyperTransport), обеспечивающая внутреннее соединение процессоров и элементов чипсета для организации многопроцессорных систем и повышения скорости передачи данных более чем в 20 раз.

В традиционной архитектуре с северным и южным мостами транзакции памяти должны проходить через микросхему «Северного моста», что вызывает дополнительные задержки и снижает потенциальную производительность. Чтобы избавиться от этого «узкого места» производительности, корпорация AMD интегрировала контроллер памяти в процессоры AMD64. Прямой доступ к памяти позволил существенно уменьшить задержки при обращении процессора к памяти. С увеличением тактовой частоты процессоров задержки станут еще меньше.

Интерфейс HyperTransport

В основу шины HyperTransport - универсальной шины межчипового соединения - положено две концепции: универсальность и масштабируемость. Универсальность шины HyperTransport заключается в том, что она позволяет связывать между собой не только процессоры, но и другие компоненты материнской платы. Масштабируемость шины состоит в том, что она дает возможность наращивать пропускную способность в зависимости от конкретных нужд пользователя.

Масштабируемость шин PCI и ГиперТранспорт

Устройства, связываемые по шине HyperTransport, соединяются по принципу «точка-точка» (peer-to-peer), что подразумевает возможность связывания в цепочку множества устройств без использования специализированных коммутаторов. Передача и прием данных могут происходить в асинхронном режиме, причем передача Данных организована в виде пакетов длиной до 64 байт. Масштабируемость шины HyperTransport обеспечивается посредством магистрали шириной 2.4, 8.16 и 32 бит в каждом направлении. Кроме того, предусматривается возможность работы на различных тактовых частотах (от 200 до 800 МГц). При этом передача данных происходит по обоим фронтам тактового импульса. Таким образом, пропускная способность шины HyperTransport меняется от 200 Мбайт/с при использовании частоты 200 МГц и двух двухбитовых каналов до 12.8 Гбайт/с при использовании тактовой частоты 800 МГц и двух 32-битовых каналов.

Выводы

Подводя итоги, отметим, что HT является высокоскоростной низколатентной последовательной шиной, масштабируемой "вниз", с неклассическими протоколами передачи данных и довольно необычной топологией. По скорости работы и удобству разводки HT перекрывает любые мыслимые потребности, однако возможности используемых протоколов не позволяют реализовывать сложную маршрутизацию (QoS, изохронность), обеспечиваемую PCI Express. Обеспечена стопроцентная совместимость со старыми PCI-драйверами. Никаких слотов для подключения внешних устройств (и тем более - внешних разъемов) стандартом не предусмотрено. Разумеется, о горячем подключении и речи не идет. Однако энергосберегающие функции есть. В общем, альтернатив для подключения таких высокоскоростных устройств, как CPU, HyperTransport на данный момент просто не имеет⁷, да и как "внутрикомпьютерная" шина HT почти идеальна.

PCI Express лучше подходит для оконечных внешних устройств (HT просто этого не предусматривает, иначе ситуация на рынке была бы не столь однозначна), но для межчипсетных и внутренних шин быстродействующих сетевых устройств HT на равных конкурирует с PCI Express. В общем, "хороши оба, но каждый по-своему". Сравнить основные характеристики обоих стандартов можно по табл. 2.

Области применения технологии HyperTransport: - Роутеры, хабы, свичи - Серверы и рабочие станции - Ноутбуки и десктопы - TV- и видеоприставки - Мобильные и наладонные - Игровые консоли - Встроенные системы

Шина HyperTransport (HT),, —используется компаниями AMD и Transmeta в x86-процессорах; PMC-Sierra,Broadcom и Raza Microelectronics — в процессорах MIPS; nVidia, VIA, SiS, ULi/ALi, AMD, Apple Computer и HP — в наборах системной логики для ПК; HP, Sun Microsystems, IBM и iWill — в серверах; Cray, Newisys и PathScale — в суперкомпьютерах, а также компаниейCisco Systems — в маршрутизаторах.

1 То есть установка в старые системы, например, четырех процессоров дает лишь немногим больше двукратного прироста производительность. Установка восьми процессоров вообще лишена всякого смысла. Интегрированные контроллеры памяти в каждом процессоре решают проблему нехватки пропускной способности памяти - в четырехпроцессорной системе на Opteron общая производительность будет соответствовать "восьмиканальному" (2x4) контроллеру памяти DDR.
2 Предельным случаем NUMA-архитектур можно с некоторой натяжкой считать кластеры. В этом случае "межпроцессорная шина" - высокоскоростное сетевое соединение. Накладные расходы при обращении к чужой памяти ужасающе велики.
3 Помимо линий данных в каждом направлении предусмотрена специальная линия передачи данных CTL (тактируется генератором сигнала для первых линий данного направления). К этому нужно добавить еще четыре общие для обоих направлений линии - традиционную PWROK (Power OK), линию сброса RESET# и линии LDTSTOP# и LDTREQ#, использующиеся для энергосбережения (сигнал по первой линии "выключает" линк HT, по второй - снова включает его).
4 В чипсетах Nvidia nForce и nForce2 (см. www.terralab.ru/system/14661,,.../21660,.../20799 и.../21270) и последних ALi/ULi шина НТ имеет скорость 400 Мбайт/с в каждом из направлений, что позволяет с большим запасом использовать ее для удовлетворения скоростных потребностей всей возможной периферии, подключенной к южным мостам чипсетов.
5 Детали см. в расширенной версии этого обзора на www.terralab.ru/system/34101.
6 HyperTransport I/O link specification 1.03 (www.hypertransport.org/docs/HT_IOLink_Spec.pdf).
7 Исключение - шина Redwood от Rambus, см. следующую статью.