Двоичные сумматоры. Одноразрядные двоичные сумматоры. Параллельные многоразрядные сумматоры. Структурные схемы, особенности работы. Основные параметры

Сумматоры –– функциональные узлы, выполняющие сложение чисел. Подразделяются на:

• комбинационные (нет памяти)
• накопительные

Каждый из этих групп может быть последовательного и параллельного типа.

Сложение чисел в последовательных сумматорах осуществляется поразрядно последовательно во времени. В сумматорах параллельного типа сложение всех разрядов многоразрядных чисел происходит одновременно.

Как последовательные, так и параллельные сумматоры строятся на основе одноразрядных суммирующих схем. Сумматоры, выполненные в виде самостоятельных микросхем, являются комбинационными.

Полусумматор имеет 2 входа и 2 выхода. Используется для суммирования младших разрядов, т.к. не имеет выхода для переноса.

Состоит из двух полусумматоров: 1-й служит для сложения двух чисел, принадлежащих одному разряду, 2-й складывает промежуточную сумму с переносом. Входы можно менять местами.

Последовательный сумматор.

При последовательном вводе используется один полусумматор с дополнительной цепью задержки. Оба слагаемых в последовательном коде подаются на снимаются тоже в последовательном. Цепь задержки обеспечивает хранение импульса переноса на время одного такта, т.е. до прихода пары следующего разряда, с которым он будет просуммирован. Задержку обеспечивает D-триггер. Для хранения и ввода слагаемых А и В, а также для преобразования параллельного кода в последовательный и наоборот применяют регистр сдвига.

Достоинства: малые аппаратные затраты.

Недостатки: низкое быстродействие.

Разработаны схемы более быстродействующих сумматоров, например:

1) n-разрядный параллельный сумматор с последовательным переносом. Быстродействие его ограничено задержкой переноса, т.к. формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей системе.

2) n-разрядный параллельный сумматор с параллельным переносом с использованием специальных узлов блоков сквозного переноса.

Сумматоры ТТЛ.

Предназначен для построения многоразрядных схем сложения и вычитания с параллельной обработкой входной информации и последовательной передачей сигналов переноса. Для каждого слагаемого А и В имеется по 4 входа.

Элементы входной логики объединены цепью монтажное &, поэтому сигналы на входы А3 и В3 должны поступать с устройств с открытыми коллекторами.

Благодаря усложненной входной логике, сумматор обладает большими функциональными возможностями. Многоразрядные сумматоры и вычитатели на его основе организуются без дополнительных элементов и могут работать в положительной и отрицательной логике. Удобен для схем с последовательным суммированием. Прямые и инверсные входы принадлежащие каждому из слагаемых одновременно не используются. Когда в работе А1, А2, В1, В2 на А3, А4, В3, В4 подаем высокий уровень. При использовании в качестве рабочих А3, А4, В3, В4 на остальные подаем «0».

Входы	Выходы
Ро	А	В			S

ИМ2 – двухразрядный полный сумматор. ИМ3 – четырехразрядный полный сумматор.

Действие основано на параллельном суммировании данных в разных разрядах при последовательном переносе из разряда в разряд. Вход переноса оставлять открытым нельзя.

Чтобы сделать из сумматора вычитатель нужно инвертировать одно из слагаемых.

Сумматор-вычитатель (сложение , вычитание )

Умножитель

Для умножения, в т.ч. чисел большей разрядности могут использоваться специальные микросхемы умножители.

Деление аппаратными средствами сложнее других арифметических действий. Часто применяют методы основанные на последовательном вычитании делимого из делителя с помощью вычитателя.

ИМ5 – 2 одноразрядных двоичных полусумматора.

ИМ6 – 4х-разрядный полусумматор с ускоренным переносом.

ИМ7 – 4 одноразрядных последовательных тактируемых сумматора-вычитателя.

Date: 2015-05-09; view: 1153; Нарушение авторских прав