Основы проектирования аппаратных средств конвейерных вычислителей

При проектировании конвейерных устройств, следует обратить внимание на логическое проектирование логики и фиксаторов ступеней, учесть проблемы синхронизации быстродействующих конвейеров [3].

Особенности проектирования логики ступени конвейера проиллюстрированы на рис. 3.2.

Рассматривая синхроимпульсы тактирования конвейера, следует наложить ограничения на время вычисления подфункции логикой ступени. По мере распространения вдоль конвейера синхроимпульсы СИ тактирования шириной W могут приобрести временной перекос S, уменьшая в конечном счете время для вычислений T _выч. При этом необходимо учитывать следующие ограничения, накладываемые на время вычисления:

‑ время вычисления подфункции по максимальному логическому пути не должно превышать минимальное время T выч с учетом перекоса СИ, иначе фиксатор ступени зафиксирует СИ недостоверные данные;

‑ время вычисления подфункции по минимальному логическому пути должно быть больше ширины СИ с учетом перекоса, иначе возникнут критические гонки и за время фиксации СИ данные по короткому логическому пути успеют вычислиться, зафиксируется результат для данных не текущего такта, а следующего такта СИ.

Таким образом, условие правильного функционирования логики ступени конвейера:

Tmax < T выч - S, Tmin > W + S,

где Tmax ‑ время вычисления подфункций по максимальному логическому пути, Tmin ‑ время вычисления подфункций по минимальному логическому пути.

Для быстродействующих конвейеров часто логику ступени объединяют с быстродействующим фиксатором ступени. В качестве быстродействующего фиксатора обычно используют логическую схему триггера Эрла (рис.3.3). Преимущества этого триггера по сравнению с классическими для конвейерных структур:

‑ один вход данных типа D;

‑ только два уровня логики за счет одной обратной связи и минимальная задержка переключения Т = 2 t задержки на вентиль;

‑ входы синхронизации C и С' дополняют друг друга, схема нечувствительна к перекосам синхронизации между этими двумя входами;

‑ за время переключения 2 t задержки на вентиль может быть спроектирована и логика ступени размножением вентилей входной логики триггера и размножением входов схемы "3И-НЕ". Перекосы синхроимпульсов приводят к сбоям в работе конвейера, но существуют схемные и конструктивные методы их уменьшения. Применяются две схемы пакетирования СИ, уменьшающих их перекосы. При использовании первой схемы все логические схемы конвейера группируются в островки. Каждый островок имеет одну точку входа СИ. Используется один источник СИ и импульсы тактирования от него подаются на островки проводниками одинаковой длины, что обеспечивает одинаковую задержку распространения (рис.3.4). Второй метод пакетирования СИ использует временную цепь передачи, которая включает в свой состав формирующие триггерные каскады передачи, устраняющие перекосы при распространении СИ (рис.3.5).

Описанные выше особенности логического проектирования специализированных конвейерных вычислителей необходимо знать разработчикам радиоэлектронной аппаратуры, поскольку развитие высокоскоростных ПЛИС позволяет реализовать их максимальное быстродействие только на основе таких параллельных архитектур.