Раздел 2 Алгоритм создания ИМС в среде Cadence Virtuoso

Технология Cadence охватывает практически все уровни разработки сложных систем – от системного уровня, свойственного разработчикам аппаратуры, до уровней логического, схемотехнического и топологического проектирования СБИС, их корпусирования, а также разработки печатных плат, на которых эти СБИС будут монтироваться.

В целом проектирование СБИС в среде Cadence включает следующие этапы:

• системное проектирование – построение модели системы на высоком уровне абстракции с использованием языков программирования C/C++ и SystemC, разбиение на программные и аппаратные модули, исследование параметров системы, получение спецификаций (набора требуемых параметров) на программные и аппаратные блоки;

• аппаратное проектирование и верификация – разработка на основе спецификации поведенческих моделей отдельных блоков системы с использованием языков Verilog/VHDL, реализация проекта в базисе библиотек производителя ИС, проверка программно-аппаратной реализации на соответствие спецификациям, полученным на системном уровне;

• физическое прототипирование – предварительное размещение элементов, оценка потребляемой мощности, планирование шин питания и иерархии тактовых сигналов, качественная оценка возможных искажений сигнала;

• проектирование и верификация топологии кристалла – разработка топологии заказных блоков, трассировка на уровне ячеек, проверка правил проектирования топологии, экстракция паразитных параметров.

Раздел 3 “Иерархический подход в проектировании ИМС ”

Исходным элементом при проектировании были выбран МДП-транзисторы p-n - типа с встроенным каналом

Использование графического редактора Cadence Composer Schematic Editor, является традиционным для описания проектируемого устройства на транзисторном уровне. Редактор предоставляет возможность визуального размещения основных компонентов схемы (транзисторов, диодов, конденсаторов, катушек индуктивности), вспомогательных компонентов (источников постоянного тока и напряжения, источников малых сигналов), а также контактов (пинов), использующихся при иерархическом представлении сложных схем, и соединения элементов между собой.

Результатом работы в Composer Schematic Editor является создание таблицы соединений схемы, записи которой служат в дальнейшем входными данными для других инструментов САПР Cadence. Очевидно, что на следующих этапах разработки устройства может потребоваться изменение начального представления схемы. В этом случае будут откорректированы и записи таблицы соединений.

Рассмотрим реализацию логических элементов с использованием NMOS-транзисторов и PMOS-транзисторов.

На рисунке 2а представлены их принципиальные электрические схемы. Когда сигнал Vx=0V, NMOS транзистор закрыт. Поэтому ток через резистор R отсутствует, и на выходе Vf=5V. С другой стороны, когда Vx=5V, транзистор открыт и на выходе Vfустанавливается низкий уровень напряжения. Точное значение напряжения на выходе Vfв этом случае зависит от величины тока, протекающего через резистор и транзистор. Использование резистора в схеме инвертора обусловлено необходимостью ограничить ток, протекающий в цепи при Vx=5V. В интегральной схемотехнике в качестве такого ограничителя обычно используется транзистор.Используя последовательное соединение NMOS-транзисторов, как показано на рисунке 2б, можно реализовать логический элемент И-НЕ. Если Vx1=Vx2=5V, оба транзистора будут открыты и Vfбудет равен 0V. Но если либо Vx1, либо Vx2=0, то ток в цепи будет отсутствовать и Vfбудет равен 5V.

Рис.2 а) Схемная реализация инвертора б) схемная реализация логическогг элемента И-НЕ

Раздел 4 “ Моделирование работы и параметров созданного прибора”

1.2 Virtuoso Analog Design Environment — интерфейс и возможности

Моделирование или анализ работы устройства, представленного принципиальной электрической схемой, проводится в среде Analog Design Environment. Как было отмечено ранее, входными данными для нее являются записи таблицы соединений схемы, на основании которых строятся системы дифференциальных уравнений.В ходе решения данных систем могут быть получены величины параметров, характеризующих работу моделируемого устройства.

Analog Design Environment поддерживает моделирование с использованием различных уровней абстракции моделей - от чисто поведенческого на верхнем системном уровне до точных, откалиброванных по экспериментальным данным на нижнем, наиболее детальном уровне. Уровни абстракции физического дизайна меняются от оценочных на ранних стадиях, до финальных трассировки и экстракции. Кремниевый анализ, основанный на расширенных моделях полупроводниковых приборов, прецизионной экстракции и средствах анализа, дают адекватную информацию в течение всего процесса проектирования.

В зависимости от сложности и объема решаемых задач, Vittuoso ADE (Analog Design Environment) может интегрировать различные системы аналогового моделирования (Spice, Spectre, UltraSim, Multi-mode Simulation), обепечивать обратную аннотацию паразитных параметров, экстрагируемых с помощью Assura RC, поддерживать кросс-пробинг между схемным вводом (Virtuoso Schematic Editor), топологическим редактором (Virtuoso Layout Editor) и системой анализа результатов моделирования..

Рис.4 а) Основные компоненты среды проектирования Virtuoso ADE

б) Диалоговое окно для выбора параметров и методик моделирования

Раздел 5 «Достижение предела классических подходов с использованием ОДУ. Пути решения кризиса»

Классические программы моделирования аналоговых электронных схем, обеспечивают хорошую сходимость решения в большинстве случаев и гарантируют достаточную точность. Однако, постоянный рост сложности и объемов проектов БИС привел к увеличению размеров схем до десятков и сотен миллионов узлов. Как следствие, производительность классических программ моделирования, построенных на традиционном подходе составления и решения системы ОДУ с применением методов разреженных матриц, стала явно недостаточной для решения системы уравнений, описывающей всю схему.

Подходы, применявшиеся несколько лет назад, состоят в расчете фрагментов схем, базовых ячеек или в комбинированном применении логических и временных расчетов совместно с моделированием аналоговых фрагментов схем на уровне транзисторов. Широкое распространение нашло также макромоделирование.

В последние годы, интенсивно начали развиваться программы моделирования нового поколения, так называемые «быстрые симуляторы». Их применение дает качественный скачок в производительности. Появилась возможность моделировать БИС объемом в десятки и сотни миллионов узлов с точностью и требованиями к вычислительным ресурсам, близкими к традиционным программам моделирования.

Решение, предлагаемое Cadence на данном сегменте рынка, - платформа Virtuoso и система FastSPICE Ultrasim. Наряду с известными системами моделирования, Ultrasim интегрирован в общую среду разработки Virtuoso и дает возможность быстро получить решение с приемлемой точностью при возрастании сложности проекта на несколько порядков.

Технические требования к аналоговым, заказным цифровым, радиотехническим и смешанным проектам росли экспоненциально в последнее десятилетие (рис. 2). Экономические факторы и конкуренция на рынке электроники вынуждают разработчиков применять новые технологии и объединять прежде независимые блоки на одном кристалле (System-On-Chip, SOC). Многие производители переходят на современные технологии проектирования по нормам 0.13 мкм – 65 нм, и совмещают аналоговое проектирование, с нанометровыми цифровыми дизайнами. Более того, основой цифрового проектирования является использование библиотек стандартных и специализированных заказных блоков, разрабатываемых с применением средств аналогового моделирования.