МК51 архитектуралық ерекшеліктері

МК51 жадының бес адрестік кеңістіктерімен басқаруға мүмкіндік береді, олардың төртеуі деректер аймағы болып саналады:

RSEG - (4*8 байт) регистрлер кеңістігі;

DSEG - деректердің ішкі жады кеңістігі (256 байт);

BSEG - деректердің биттік кеңістігі (256 бит);

XSEG - сыртқы деректер жадысының кеңістігі (64К байтқа дейін);

CSEG - программалық кода кеңістігі (64К байтқа дейін).

RSEG және BSEG жартылай қиылысады, частично пересекаются, DSEG-мен физикалық түрде бірігіп, деректерді сақтау үшін ортақ ішкі орта қалыптастырады. Бұл бір деректерді әр түрлі позициядан қарауға (жады ұяшығы, регистр, битік өріс, енгізу/шығару порты және т.б.) және осы жағдай үшін ыңғайлы қатынас құруды ұйымдастыруға мүмкіндік береді.

Барлық енгізу/шығару порттары, жүйелік регистрлер, таймерлер DSEG кеңістігінде бейнеленген.

Регистрлер кеңістігі әр қайсысы 8 регистрден тұратын тқрт банктермен және де 16-разрядты РС программалық санағышпен және DPTR жанамалай адрестеу регистрімен, 8 разрядты А және В аккумуляторларымен, SP стек көрсеткішімен және PSW регистрімен бейнеленген.

PC регистрінен басқасы DSEG кеңістігінде бейнеленеді.

PSW[7] - CY – АЛБ үлкен (7) разрядынан тасымал;

PлSW[6] - AC – АЛБ үшінші разрядынан тасымал;

PSW[5] - F0 – қолданушы жалаушасы.

Негізгі әдебиет: 1[325-397], 3[151-182]

Қосымша әдебиет: 4[136-183], 12[335-361]

Бақылау сұрақтары:

1. Біркриссталды микро ЭЕМ құрамы.

2. Біркриссталды микро ЭЕМ құрылымы.

3. Команадалар санағышы қандай міндет атқарады?

4. Командалар дешифраторы қандай міндет атқарады?

Тақырып 15. DSP (digital signal prossor) сигнолдарын санды өңдеу

DSP ерекшеліктері.

DSP қарқынды есептеуді талап ететін қосымша үшін арнайы процессорды ұсынады. Егер мысал ретінде, дәстүрлі микропроцессорда нәтижесі сақталған екі санды көбейту операциясын үрдісін кең қарастырсақ, онда машина уақытының қалай тарайтынын көреміз: алдымен команданы таңдау жүреді (команда адресі адрестер шинасына қойылады), содан соң бірінші операнд (операнд адресі адрестер шинасына қойылады), одан ары операнд аккумуляторға ауысады, ары қарай екінші операндты таңдау жүзеге асырылады және т.б. Жалпы белгіленген процессорда бұл үрдісті жеделдету мүмкін емес, жалғыз адрес шинасының,бір ғана мәліметтер шинасының, бір ғана мәліметтер банкның болуына байланысты. Операндтарды жадыдан шығарып алу, командаларды таңдау және операндтарды сақтау бойынша барлық операциялар бір немесе сол мәліметтер шинасымен және адрестер шинасын қолдану арқылы жүзеге асырылады. Одан басқа, егер арифметикалық рядты циклды қосу операциясын қарастырсақ, онда өңделмеген уақытты жоғалту циклының бір командасының адресен есте сақтаумен, цикл шартын тексерумен (есептегіш) және бірінші командаға қайтумен байланысты болады. Сонымен бірге, өңделмеген шығындар бағдарлама ішіне немесе қайту операндына өтуде және басқа көптеген операндарда жүзеге асады. Егерсигналдарды санды өңдеу кезіндегі көп мөлшердегі математикалық операндтарды ескерсек, онда дөңгелектеп алған есептің туралығында көптеген шығындар бар болуы мүмкін. Ол жалпы нәтмжеге әсер етуі мүмкін. Бұл жалпы белгіленген процессордың барлық регисторының біркелкі разрядты себебінен болады.

Сигналды санды өңдеуде бұл шығындар болмайды. Осы кемшіліктерді болдырмау мақсатында сигналдың процессоры өңделеді (DSP).

Үш шиналы Гарвардтық архитектурасы.

Оның ерекшелігі, бізге белгілі екі шина: одрестер шинасы мен мәліметтер шинасының бөлектігі, бір ғана жады банксі, DSP – да ең аз дегенде 6-7 әр түрлі шина және 2-3 жады банкасы болады. Осы ерекшеліктер арқылы нәтижені сақтай отырып көбейту операциясын максималды жадыда орындауға болады және сигнолды санды өңдеуде қолдануға болады.

DSP архитектурасы бір машина циклында келесілерді орындайды:

1.бағдарламада адрестер шинасы жіне бағдарламада мәліметтер шинасына жанама команда таңдау;

2.мәліметтер адрестерінің екі шинасна қатысты көбейту операциясы үшін екі операнд таңдау;

3.мәліметтердің екі шинасы арқылы операндтарды аккумуляторға енгізу;

4.көбейту операнд;

5.нәтижелерді аккумуляторда сақтау;

Толық DSP база микропроцессор мен микроконтролерден келесі бек негізгі белгілері арқылы ажыратылады:

1. Жылдам арифметика. DSP – процессоры бір цикл уақытында көбейту, аккумулятормен көбейту, циклды жылжыту, стандартты арифметикалық және логикалық операндарды орындауы қажет.

2. Көбейту /аккумуляция операциялары үшін кеңейтілген динамикалық көлем. Қандайда бірізді белгіні есептеу қасындысының операциясы жүзеге асатын DSP үшін, алгаритм үшін фундаменталды болады.

3. Бір цикл үшін екі операндты таңдау DSP орындарын көптеген операциялар үшін екі операнд керек. Сондықтан, процессордың максималды жылдам әрекетіне қол жеткізу үшін бір уақытта екі операндты таңдау жүзеге асуы керек, ол адрес жүйенің икемділігін талап етеді.

4. Циклды буферді қолма – қол аппаратты жүзеге асыру. DSP жүзеге асыратын кең класты алгоритмдер циклды буферді қолдануды талап етеді. Адрестің циклды қайтуын көрсетеін аппаратты көмек немесе модулді адрестеу процессорлы уақыттың өңделмеген шығынын азайтады және алгоритмді жүзеге асыруды қысқартады.

5. Циклдарды ұйымдастыру және өнімділікте шығынсыз тармақталу.

DSP алгоритмінде көптеген қайталанушы операциялар болады, олар цикл түрінде жүзеге асырылады. Боғдарлама кодын бірізді орындауды ұйымдастыру мүмкіндігі өнімділіктің шығынсыз циклында DSP – дан басқа процессор арқылы ерекшеленеді. Сигналды санды өңдеуде шарт бойынша тармақтау операциясын орындау кезінде уақытты жоғалтуға болмайды.