Полезное:
Как сделать разговор полезным и приятным
Как сделать объемную звезду своими руками
Как сделать то, что делать не хочется?
Как сделать погремушку
Как сделать так чтобы женщины сами знакомились с вами
Как сделать идею коммерческой
Как сделать хорошую растяжку ног?
Как сделать наш разум здоровым?
Как сделать, чтобы люди обманывали меньше
Вопрос 4. Как сделать так, чтобы вас уважали и ценили?
Как сделать лучше себе и другим людям
Как сделать свидание интересным?
Категории:
АрхитектураАстрономияБиологияГеографияГеологияИнформатикаИскусствоИсторияКулинарияКультураМаркетингМатематикаМедицинаМенеджментОхрана трудаПравоПроизводствоПсихологияРелигияСоциологияСпортТехникаФизикаФилософияХимияЭкологияЭкономикаЭлектроника
Логические элементы ТТЛ и КМОП типов
|
|
Лабораторная работа № 1
Цель работы: изучение работы цифровых логических элементов TTЛ и КМОП типов.
Программа работы:
1. В зависимости от исследуемого набора логических микросхем ТТЛ или КМОП типов (рис.1, 4) собрать на макетной плате соответствующую экспериментальную схему (рис.2) и составить таблицу состояний (см. пример – табл.1), т.е. зависимость логических состояний выхода от комбинации действующих сигналов на входе. В таблице фиксируются результаты измерений и обработки данных.
Табл.1. Логический элемент “2И-НЕ” (ТТЛ), E п=+4.9 В
| U вх.A, В | U вх.B, В | U вых.Y, В | A | B | Y |
| 4.9 … | 5.0 … | 0.1 … | … | … | … |
2. Экспериментально определить среднее время задержки переключения логического элемент в одной из цифровых микросхем. Для этого необходимо собрать электрическую схему из логических элементов с обратной связью (рис.3). Средняя задержка переключения определяется по частоте автоколебаний, возникающих в кольцевой схеме из нечётного числа элементов.
Если схема содержит последовательную цепь из n-элементов, то период автоколебаний: T = n ·(t +з + t –з)=2· n · t з ср. Соответственно, средняя задержка сигнала в логическом элементе определяется соотношением: t з ср.=T/(2· n).
Варианты заданий:
Рис. 1. Графическое представление одно- и двухвходовых логических элементов:
а) формат ГОСТ (аналог BS – англ.); б) формат MIL/ASNI (амер.)
Указания к выполнению работы:
1. Получить вариант задания и ознакомиться с маркировкой элементной базы.
2. Экспериментальная схема собирается при выключенном стенде.
3. Монтаж элементов схемы на макетной плате производить по возможности компактно и соединять проводниками минимальной длины.
3.1. Входы неиспользуемых логических элементов в одном корпусе микросхемы должны быть заземлены (лог. “0”) или подключены к + E п (лог. “1”).
4. Для измерения уровней напряжения на входах и выходах микросхем использовать осциллограф или цифровой вольтметр.
5. Среднее времени задержки переключения логических элементов определяется с помощью осциллографа или частотомера (в зависимости от типа и серии ИМС время задержки переключения сигналов t з ср.<1 мкс).
а) б)
Рис. 2. Пример схемы со светодиодной индикацией для исследования логических элементов
ТТЛ (а) и КМОП (б) типов. Рекомендуемая элементная база: VD1– VD3: AЛC307 (А, Б – красный; В, Г – зелёный; Д, Е – жёлтый свет); R1=R4= R5=(0.3 – 1) кОм (IVD ≤10 mА, в зависимости от + E п; UVD ≈2.0 В); R2=R3=(1-10) кОм
а) б)
Рис. 3. Варианты определения времени задержки сигналов в логических схемах:
а) с помощью двухканального осциллографа; б) с помощью автоколебательной схемы включения элементов.
Рис.4. Назначение выводов корпусов цифровых микросхем:
(пластмассовый или металлокерамический DIP-корпус)
Date: 2015-05-08; view: 1086; Нарушение авторских прав