Го на вход в настоящий момент времени. Комбинационные

узлы называют также автоматами без памяти',

•последов ателъностныг (автоматы с памятью) —это узлы, вы-

Ходной сигнал которых зависит не только от комбинации

Входных сигналов, действующих в настоящий момент време-

Ни, но и от предыдущего состояния узла (счетчик);

•программируемые узлы функционируют в зависимости от того,

Какая программа в них записана. Например, программируемая

Логическая матрица (ПЛМ), которая в зависимости от встро-

енной (≪прожженной≫) в ней программы может выполнять

Функции сумматора, дешифратора, ПЗУ.

Сумматоры. М н о г о р а з р я д н ы й с у м м а т о р процессора со-

стоит из полных одноразрядных сумматоров (рис. 1.16). На каждый

Разряд ставится одноразрядный сумматор, причем выход (перенос)

Сумматора младшего разряда подключен ко входу сумматора стар-

Шего разряда.

Например, схема вычисления суммы 5= (s^Vo) ДВУХ двоичных

трехразрядных чисел А = (а2а{ай) и В= (Й2й,60) может иметь вид, при-

веденный на рис. 1.16.

Глава 1. Вычислительные приборы и устройства...

Вход

Переноса

А ПС

В

П Пвых

Вх S

U\

F) t

А ПС

в

П Пвых

Х S

UJ

Q*y

А ПС

В

г-, *•* ВЫХ

—V i

Младший

Разряд

Суммы

Старший

Разряд

Суммы

Результат S - (53*2*1*0)

Рис. 1.16. Фрагмент (3 разряда) схемы многоразрядного сумматора

Сумматор может быть построен в двух вариантах.

•комбинационная схема (последовательный сумматор);

•последовательностная схема (накапливающий сумматор)

П о с л е д о в а т е л ь н ы й с у м м а т о р (рис 1 17) осуществляет

Суммирование слагаемых и цифр переноса поразрядно начиная с

Младшего разряда Основой его схемы является одноразрядный сум-

Матор Суммирование производится в одноразрядном сумматоре SM

(рис 1 17)

Цифры /-го разряда слагаемого и цифра переноса из младшего

Разряда передаются на вход сумматора одновременно с приходом

Тактового импульса Регистры 1 и 2 используются для приема и хра-

.11. <

г>

с

и

1)

с

лс->

Рг1

лс->

Рг2

ТТ

Ft,

t

Pi

Г,

SM

V

Р _

RG

-> С

D

РгЗ

Рис. 1Л7. Последовательный сумматор

t.'f. Логические осноды ЭВМ, ЗлемеюАы и

Date: 2015-11-13; view: 443; Нарушение авторских прав