Разработка функциональной схемы кодека свёрточного кода

Функциональная электрическая схема ФПСк, представленная на рисунке 9, выполняется в виде схем умножения полиномов (многочленов) и реализуется со встроенным сумматором по модулю два и сдвиговым регистром. Такой принцип построения ФПСк целесообразнее использовать в нашем случае, т.к. k₀>2 (высокоскоростные ССК).

Т.к. максимальная степень порождающих полиномов равна 66, то сдвиговый регистр содержит m=66 ячеек памяти. Нумерация ячеек ведётся справа налево. Места включения сумматоров по модулю два определяются ненулевыми членами порождающих полиномов; выходной сумматор по модулю два является многовходовым.

Важнейшим функциональным боком декодера ССК с алгоритмом ПД является АСП, который представляет собой последовательный регистр, содержащий m=66 ячеек памяти, с нумерацией ячеек памяти справа налево, и некоторую совокупность встроенных сумматоров по модулю два. В состав АСП входят k₀=7 ПЭ, имеющие по J=5 входов. Места включения сумматоров по модулю два в регистре и подключение входов ПЭ определяются ненулевыми членами порождающих полиномов. АСП представлен на рисунке 10.

Пороговое декодирование ССК будем выполнять с использованием обратной связи в АСП. Ошибки, исправляемые в очередном блоке, могут влиять на символы синдромов, соответствующих последующим блокам, поскольку свёрточные коды непрерывны. И, для того чтобы декодер смог полностью реализовать свои корректирующие возможности, следует исключить влияние этих ошибок. Вот для чего вводится обратная связь. В этом случае одновременно с коррекцией информационных символов будет производиться коррекция синдромных символов, записанных в регистр АСП и принимавших участие в определении достоверности декодируемых информационных символов.

Составим проверочные треугольники для всех полиномов:

Для примера по последнему проверочному треугольнику составим проверочные уравнения:

,

Все проверочные уравнения получаются по синдромным последовательностям, которые формирует ФСП.

Пороговый элемент конструктивно будет представлять собой мажоритарный элемент. Сначала построим таблицу истинности, которая будет содержать две переменных:

Таблица 1 – Таблица истинности

По таблице истинности записывается мажоритарная функция порогового элемента:

M= ∙ v ∙

Минимизированная функция мажоритарного элемента:

М= v

Исходя из нашего полученного выражения, построим пороговый элемент:

Рисунок 7 – Графическое изображение порогового элемента

КО выполняется в виде семи регистров сдвига (т.к. k₀=7), каждый из которых содержит по 66 ячеек памяти. На выходе каждого регистра включается сумматор по модулю два, на второй вход которого поступает сигнал коррекции с выхода ПЭ АСП декодера. Информационные символы с выходов регистров поступают на соответствующие входы КОИ-7/1 декодера.

,

,

,

,

,

,

,

Наиболее простым способом построения КРИ-1/7 является использование двух регистров (RG1, RG2) и блока формирования тактовых частот RG1 и RG2. Оба регистра содержат по ячеек памяти.

Способ построения КРИ-8/1 является аналогичным способу построения КРИ-1/7, различие заключается лишь в количестве ячеек памяти у регистров RG1 и RG2, а также в блоке формирования тактовых частот.

Функциональная электрическая схема КРИ-1/7 представлена на рисунке 11.

КОИ-8/1 и КОИ-7/1 соответственно кодера и декодера ССК целесообразно выполнить в виде синхронных мультиплексоров на соответствующее число информационных и управляющих входов, а также формирователя сигналов управления мультиплексором. Формирователь сигналов управления выполнен в виде двоичного счетчика с дешифратором.

Диаграммы, поясняющие принцип работы КРИ-1/7, приведены на рисунке 12.

Рисунок 9 – Функциональная электрическая схема ФПСк (ФПСд)

Рисунок 10 – Функциональная электрическая схема ФСП и АСП

Рисунок 11 – Функциональная электрическая схема КРИ-1/7

Рисунок 12– Временные диаграммы, поясняющие принцип работы КРИ-1/7

Функциональная электрическая схема КОИ-8/1 имеет следующее построение (рисунок 13), а временные диаграммы, поясняющие принцип работы КОИ-8/1, приведены на рисунке 14.

Рисунок 13 – Функциональная электрическая схема КОИ-8/1

Рисунок 14 – Временные диаграммы, поясняющие принцип работы КОИ-8/1