Ход работы. 1. Собрать (нарисовать) схему четырехразрядного арифметического сумматора (рис

1. Собрать (нарисовать) схему четырехразрядного арифметического сумматора (рис. 4). Поместить на схему три
16-ричных индикатора и генератор слова.

2. Открыть генератор слова и задать суммируемые числа. Четыре младших разряда каждого генерируемого слова составляют первое слагаемое (операнд). Следующие четыре разряда составляют второе слагаемое (операнд).

Для того чтобы задать суммируемые числа в генераторе слов установить следующие режимы: pattern… up counter.

В поле Initial задать складываемые числа. На рисунке 4 установлены складываемые числа 2+F.

После установки чисел нажать Step и получить результат на индикаторе.

Рис. 4. Схема исследования четырехразрядного сумматора

В отчёте представить скриншот схемы с одним из результатов своего варианта. Представить результаты суммирования согласно варианта.

3. Собрать схему, изображенную на рис. 5, и с помощью логического анализатора, последовательно нажимая кнопки Circuit to Truth Table (таблица истинности цепи) , Truth Table to Boolean Expression (булево выражение по таблице истинности) , Boolean Expression to Circuit (создание схемы по булеву выражению) , получить:

· таблицу истинности полусумматора,

· логические выражения для выходов S и C,

· схемную реализацию логических выражений для выходов S и C.

а б

Рис. 5. Схема исследования полусумматора: a – выход S, б – выход C

4. Собрать схему, изображенную на рис.6, и с помощью логического анализатора получить таблицу истинности полного сумматора, логические выражения для выходов S и C и схемную реализацию логических выражений (см. п. 4).

а б

Рис. 6. Схема исследования полного сумматора: a – выход S, б – выход C

Содержание отчета

Отчет должен включать:

1) название пункта работы,

2) исследуемую схему,

3) результат моделирования.

6. Сделать вывод.