Микропроцессоры

МИКРОПРОЦЕССОР – представляет собой программно-управляемое устройство для обработки цифровой информации, построенное на основе одной или нескольких больших интегральных схем.

Схема процессора приведена на рис. 6.7. Процессор состоит из блока регистров БР, арифметическо-логического устройства АЛУ, блока сопряжения с интерфейсом БС и блока управления БУ. В блоке регистров БР все регистры могут быть разделены на программно-доступные и программно-недоступные.

К программно-доступным регистрам относятся регистры, содержимое которых доступно по командам 'процессора, т. е. может использоваться в операциях, изменяться по операциям, задаваемым командами. Содержимое этих регистров не изменяется от команды к команде. К таким регистрам относятся аккумулятор; регистры базовые и индексные; множителя-частного; указателя стеков; счетчик команд и т. п. В современных процессорах программно-доступные регистры обычно не закрепляют жестко по назначению (за исключением счетчика команд и указателя стека), а предоставляют программисту несколько регистров общего назначения РОН, которые он может использовать в качестве накапливающих, базовых, индексных и т. д. Количество таких регистров колеблется от 8 до 32.

Программно-недоступные регистры являются рабочими регистрами процессора и предназначены для хранения разнообразной информации в процессе выполнения одной команды. К таким регистрам относятся в первую очередь регистр команды (РК), буферные регистры адресов (РАП) и слов (РСП), используемые при обращениях к памяти, и другие регистры.

Арифметическо-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций над словами данных и адресами. В АЛУ вырабатываются и сохраняются признаки результатов. В процессорах ЭВМ общего назначения АЛУ имеет сложную структуру и включает в себя блоки, обрабатывающие числа с фиксированной точкой различной длины, числа с плавающей точкой, десятично-кодированные числа, поля переменной длины. Для вычисления адресов (при индексной и относительной адресации) иногда используется отдельное АЛУ адресов.

Рис. 6.7. Схема процессора

В мини-ЭВМ в основном АЛУ выполняются арифметические операции над числами с фиксированной тонкой и логические операции. Предусматривается возможность подключения дополнительного АЛУ, выполняющего операции с плавающей точкой и другие операции расширенной арифметики.

В микроЭВМ дополнительные АЛУ или арифметические расширители не включаются в состав процессора, а подключаются к интерфейсу как ПУ. Основное АЛУ процессоров мини- и микроЭВМ обычно комбинационного типа с магистральной структурой.

Блок. сопряжения с интерфейсом (БС) обеспечивает захват шин интерфейса и выработку всех необходимых сигналов для выполнения обмена по шинам. В состав БС обычно включают контроллер шин всей ЭВМ.

Интерфейс процессора включает в себя шины адреса, данных (входные и выходные или двунаправленные) и управления. Если используются одни и те же физические шины для передачи адресов и данных, то предусматриваются обычно сигналы идентификации. В состав шин управления входят шины, задающие операцию ввода или вывода (относительно процессора), и шина синхронизации.

Процессор выполняет две операции с интерфейсом: ввод слова и вывод слова. Для ввода слова устанавливается: на шины управления код операции «ввод», на шины адреса — адрес слова в ОЗУ (или адрес устройства ввода—вывода), затем выдается сигнал синхронизации. В синхронных интерфейсах с постоянной задержкой относительно синхроимпульса, а в асинхронных по ответному синхроимпульсу от ОЗУ (или УВВ) осуществляется ввод информации с шины данных. Для вывода слова устанавливается: на шины управления код операции «вывод», на шины адреса—адрес слова в ОЗУ, на шины данных—данные и выдается сигнал синхронизации. Информация на шинах удерживается в течение определенного времени или до получения ответного синхроимпульса.

Блок управления обеспечивает реализацию алгоритма работы процессора, выдавая последовательности управляющих сигналов в БР, АЛУ и БС и анализируя ответные осведомительные сигналы из этих блоков.

АЛГОРИТМ РАБОТЫ ПРОЦЕССОРА

Процессор обеспечивает выборку команд из памяти и их выполнение. Алгоритм работы процессора включает такие действия, как:

1) вычисление адреса команды; 2) выборка команды; 3) дешифрация команды; 4) вычисление адресов операндов; 5) выборка операндов; 6) исполнение операции, заданной командой, и запись результата. Рассмотрим эти действия подробнее.

Вычисление адреса команды. Адрес команды хранится на счетчике команд и для выборки следующей команды необходимо прибавить длину выполненной команды к текущему содержимому счетчика. Обычно это действие совмещается с другими действиями и наращивание содержимого счетчика осуществляется по мере выборки и выполнения команды. Это вызвано тем, что команда имеет переменную длину и информация о длине извлекается только после дешифрации команды. Если длина команды кратна длине слова ОЗУ, то выборка каждого слова команды должна осуществляться автоинкрементно. Этот подход характерен для мини- и микроЭВМ, где длина слова невелика Выборка команды. К моменту выборки адрес команды записан в счетчике команд. Он пересылается на РАП, и в БС выполняется операция ввода слова через интерфейс. Введенное слово запоминается на РК. Если команда состоит из нескольких слов, то на этом этапе выбирается только первое слово команды, которое обычно содержит код операции и признаки адресации. Анализ этого слова позволяет выяснить длину команды. Если команда длиннее одного слова, то выборка последующих слов производится по мере необходимости. Так как выборка осуществляется автоинкрементное то в каждый момент на счетчике команд будет адрес следующего еще не выбранного слова.

Дешифрация команды. Процесс дешифрации может быть разделен на первичную и вторичную дешифрацию.

Первичная дешифрация выполняется сразу после выборки. Ее цель—определение группы команды и в первую очередь ее адресности. Это позволяет существенно уменьшить объем алгоритма за счет одинаковой обработки команд одного типа.

Вторичная дешифрация делается на более поздних этапах, обычно после вычисления адресов операндов. Для команд арифметическо-логической группы вторичная дешифрация может делаться непосредственно в АЛУ.

Вычисление адресов операндов. Если команда адресная, то на следующем этапе выполняется вычисление адресов операндов. Если адресов более одного, то первым вычисляется адрес операнда — источника информации, т. е. операнда, который не меняется при выполнении операции. В этом случае более выгодно адреса следующих операндов вычислять после выборки операнда источника, потому что его адрес после выборки будет не нужен, и для вычисления следующих адресов может быть использовано то же самое оборудование. Таким образом, вычисление адресов и выборка для каждого операнда чередуются. Вычисленный адрес операнда, если он явля­ется адресом ячейки ОЗУ, помещается на РАП.

Выборка операндов. Данное действие производится для большинства адресных команд арифметическо-логической группы. При выполнении команд пересылочной группы для операнда-приемника вместо выборки производится запись. Операндом-приемником считается ячейка памяти или регистр процессора, куда записывается результат операции. При выполнении команд арифметическо-логической группы содержимое такой ячейки вводится в процессор (делаются выборки операнда), затем в АЛУ процессора выполняется заданная командой операция, далее результат операции выводится из процессора (делается запись результата на место операнда). По отношению к интерфейсу процессора выполняется последовательность операций ввод—пауза—вывод. Пауза необходима для модификации операнда при выполнении операции в АЛУ.

В случае единого интерфейса целесообразно при выполнении такой последовательности не освобождать интерфейс после ввода, а оставлять его процессору до окончания операции в АЛУ и вывода. Это позволит увеличить скорость обработки данных в процессоре, так как экономится время на повторный захват шин интерфейса процессором, селекцию адреса и подготовку записи данных в ОЗУ. Особенно существенным выигрыш во времени будет при использовании ОЗУ на ферритовых сердечниках, в котором при записи все равно необходимо выполнять цикл чтения, очищающий ячейку.

При выполнении длинных операций (умножения, деления, операции с плавающей точкой) экономия времени будет менее заметна, так как величина паузы может значительно превысить время, требующееся на ввод и вывод. В этом случае нецелесообразно использование цикла ввод—пауза—вывод, поскольку длительное занятие шин интерфейса может нарушить работу всей системы, особенно при использовании в системе режимов обмена с прямым доступом в память и устройств с малым периодом сигналов прерывания.

Исполнение операций. Для команд арифметическо-логической группы перед исполнением заданной командой операции делается вторичная дешифрация кода операции, затем операнды подключаются к АЛУ и выдаются необходимые для АЛУ сигналы. Результат с выхода АЛУ передается на место операнда-приемника. В некоторых случаях вторичная дешифрация выполняется в самом АЛУ. Тогда в него вместе с операндами передается и часть кода операции команды. В случае адресных команд исполнению предшествует вычисление адресов операндов и выборка операндов. Если же команда безадресная, то она начинает исполняться непосредственно после первичной дешифрации.

Для пересылочных операций исполнение заключается в простой выборке операнда-источника и записи его на место операнда-приемника.

Команды безусловного перехода изменяют порядок выборки команд из памяти. Поэтому исполнение таких команд заключается в пересылке вычисленного адреса операнда с РАП в счетчик команд.

В командах условного перехода дополнительно анализируется значение указанного в команде признака перехода или их совокупности. При выполнении условий перехода вычисляется и пересылается в счетчик команд адрес перехода.

Команды вызова подпрограмм требуют запоминания текущего значения счетчика команд. Дальнейшие действия выполняются так же, как в случае команд безусловного перехода.

Команды управления состоянием процессора, как правило, являются безадресными командами. Их исполнение начинается сразу после первичной дешифрации и заключается в выработке совокупности управляющих сигналов, изменяющих состояние внутренних регистров процессора (в том числе признаков) и блока сопряжения.

Исполнение команд ввода—вывода в микро- и мини-ЭВМ заключается в обмене словами по интерфейсу между процессором и внешним [периферийным (ПУ)] устройством. Такой обмен мало чем отличается от обмена.