Ный процессор с классической архитектурой ЭВМ гарвардского

типа (название ≪гарвардская архитектура≫ связано с компьютером

≪Марк-1≫, который имел отдельную память для команд —1950 г.),

Насчитывал 2300 транзисторов и работал на тактовой частоте

КГц (длительность цикла команды 10,8 икс).

Чип имел адресный стек, содержащий счетчик команд и три ре-

гистра стека типа LIFO (Last In —First Out —≪последним посту-

пил —первым выводится≫, специальная память с ограниченной ем-

Костью с указанной дисциплиной обслуживания); блок регистров

Общего назначения —РОН (регистры сверхоперативной памяти или

Регистровый файл); 4-разрядное параллельное АЛУ; аккумулятор;

Регистр команд; дешифратор команд; схему управления; схему свя-

Зи с периферийными устройствами. Эти функциональные узлы объ-

единялись 4-разрядной внутренней шиной данных. Блок РОН'ов

Состоял из шестнадцати 4-разрядных регистров, которые можно

Было использовать и как восемь 8-разрядных регистров. Такая орга-

Низация РОН сохранилась и в последующих МП фирмы Intel. Сис-

Тема команд содержала 46 универсальных инструкций. Цикл коман-

Ды МП состоял из 8 тактов задающего генератора (так как чип мон-

Тировался в корпусе с 16 выводами и имел узкий интерфейс с

≪внешним миром≫, то приходилось применять мультиплексирова-

Ние шины адреса и данных, причем 12-разрядный адрес выдавался

Порциями по 4 разряда, а прием команды требовал еще двух тактов,

На выполнение самой инструкции затрачивалось всего три такта).

Адресуемая память команд достигала 4 Кбайт (для сравнения: объем

Памяти мини-ЭВМ в начале 70-х гг. редко превышал 16 Кбайт).

Недостатки были в скором времени устранены в МП 4040, где

Количество РОН было доведено до 24, причем они были разделены

На две области, выбираемые с помощью специальных команд, т. е.

Процессор теперь мог обращаться к двум блокам памяти команд ем-

Date: 2015-11-13; view: 397; Нарушение авторских прав