Глава 2. Архитектура и структура ВМ и систем

Схемы AGP взаимодействуют непосредственно с четырьмя источ-

никами информации (Quadro port acceleration, рис 2 24)

•процессор (кэш-память 2-го уровня),

•оперативная память,

•графическая карта AGP,

•шина PCI

,r~>w ^≫л,

Процессор Pentium '"!&*

Кэш12 1 0 GBps

U,RP

Ядро

Процессора

MBps

J t

MBps Схемы AGP 528 MBps

PCI 132 MBps

Тексту

I/O I/O

Графическая плата

Ранее помещалась

Здесь

Рис. 2.24. Схема взаимодействия элементов с использованием AGP

AGP функционирует на скорости процессорной шины (FSB)

При тактовой частоте 66 МГц, например, это в 2 раза выше, чем

Скорость PCI, и позволяет достичь пиковой пропускной способно-

сти в 264 Мбит/с В графических картах, специально спроектиро-

Ванных для AGP, передача происходит как по переднему, так и по

Заднему фронту тактовых импульсов ЦП, что позволяет при частоте

133 МГц осуществлять передачу со скоростью до 528 Мбит/с (это

называется ≪2-х графика≫) В дальнейшем была выпущена версия

AGP 2 0, которая поддерживала ≪4-х графику≫, или четырехкратную

Передачу данных за один такт ЦП

Интерфейсы периферийных устройств. Рассмотрим наиболее рас-

Пространенные интерфейсы периферийных устройств

IDE (I n t e g r a t e d Device E l e c t r o n i c s) —интерфейс

устройств со встроенным контроллером (рис 2 25) При создании

Интерфейсы 161

Нжмд

Первичный интерфейс EIDE

Вторичный интерфейс ЕЮЕ

Шины EIDE, PCI

VL или системная

Плата ПК

VN

Накопитель на МЛ,

Совместимый

С ЕЮЕ

CD-ROM или НЖМД,

Совместимый

С ЕЮЕ

Рис. 2.25. Интерфейс EIDE

Этого интерфейса разработчики ориентировались на подключение

Дискового накопителя За счет минимального удаления контроллера

От диска существенно повышается быстродействие Сигналы интер-

Фейса —сокращенный набор буферизированных сигналов

Проблема накопитель-компьютер состоит из трех частей Ком-

Пьютер должен взаимодействовать с контроллером (и наоборот),