Регистровая память

Регистровая память - register file - это сверхоперативное запоминающее устройство (СОЗУ) - схема из нескольких регистров, предназначенная для хранения нескольких многоразрядных слов.

увеличить изображение
Рис. 8.3. Схема регистровой памяти из четырех 8-разрядных регистров

На рис. 8.3 показан пример реализации СОЗУ, состоящего из четырех 8-разрядных регистров (подключение RG2 и RG3 не показано, оно осуществляется аналогично). Данное СОЗУ имеет информационный объем 4x8 бит - 4 слова по 8 бит, или 4 байта. Здесь DI - data input - входная шина данных, DO - data output - выходная шина данных, WR - сигнал записи в СОЗУ, RD - сигнал чтения информации из СОЗУ, ВШД - внутренняя шина данных.

Каждый регистр имеет двухразрядный адрес, который подается на входы дешифратора. Например, крайний левый на рис. 8.3 регистр RG1 имеет адрес , следующий - (не показан на рисунке), далее - (не показан), а крайний справа регистр RG4 имеет адрес .

При наличии активного сигнала записи дешифратор в соответствии с кодом адреса выдает на один из регистров активный сигнал , по которому информация с входной шины данных DI записывается в выбранный регистр. По заднему фронту информация в этом регистре "защелкивается".

Если, например, на DI подана информация , и адрес регистра равен , тогда активный сигнал на выходе "3" дешифратора будет подан как на регистр RG4. На остальных регистрах в это время будет неактивный уровень сигнала , поэтому информация с входной шины данных будет записана в RG4, в остальных регистрах будет храниться записанная ранее информация.

При активном сигнале чтения активизируются все 8 мультиплексоров (на схеме показаны первый, второй и восьмой, остальные подключены аналогичны), поскольку на их разрешающие входы подан активный сигнал . В соответствии с поданным на дешифратор адресом, мультиплексоры коммутируют на выходную шину данных информацию с выбранного регистра. Например, , адрес регистра равен . Тогда на всех мультиплексорах будет , все они начинают выбирать информацию в соответствии с адресом . Поэтому на выходную шину DO будут поданы разряды внутренней шины с номерами 25 - с первого мультиплексора, 26 - со второго, 27 - с третьего, 28 - с четвертого, 29 - с пятого, 30 - с шестого, 31 - с седьмого и 32 - с восьмого мультиплексора. Таким образом, информация, являющаяся копией содержимого регистра RG 4 с адресом передается на выходную шину данных DO.

увеличить изображение
Рис. 8.4. Схема регистровой памяти из четырех 2-разрядных регистров

Рассмотрим еще один пример синтеза схемы регистровой памяти объемом на 4 двухразрядных слова [6, c. 54,55]. Поскольку количество регистров равно 4, для их адресации достаточны 2 линии адреса. Соответственно количеству регистров разрядность мультиплексоров равна 4. Схема приведена на рис. 8.4. Здесь же отображено состояние всех точек схемы при заданной входной информации. На рис. 8.4 приняты обозначения и - значения выходов регистров и соответственно в предыдущие моменты времени - показывают, что информация на соответствующем выходе не изменяется. Аналогично - неизменное состояние выхода мультиплексора.

17. Архитектуры систем: SMP, MPP, PVP и NUMA архитектуры.

По-видимому, самой ранней и наиболее известной является классификация архитектур вычислительных систем, предложенная в 1966 году М.Флинном. Классификация базируется на понятии потока, под которым понимается последовательность элементов, команд или данных, обрабатываемая процессором. На основе числа потоков команд и потоков данных Флинн выделяет четыре класса архитектур:

SISD, MISD,SIMD,MIMD.