Структура та формат дескриптора шлюза

Формат та призначення байта права доступу дескриптора сегмента

Склад та будова системного дескриптора сегмента

Структура та формат дескриптора шлюза

45 Чотири типи шлюзів та їх призначення

46 Архітектура базового мікропроцесора

47 Склад блоку шинного інтерфейсу базового мікропроцесора

48 Арифметико логічний пристрій виконуючого блоку мікропроцесора

49 Призначення зовнішніх сигналів базового мікропроцесора

50 Банківська організація модулів пам'яті та портів

51 Структура модуля контролера переривань комп’ютера

52 Склад модуля контролера прямого доступу до пам'яті комп'ютера

53 Архітектура схеми виконання магістральних циклів звернень

54 Формат типової постбайтної двох операндної команди базису

55 Таблиця способів адресацій в середовищі базового мікропроцесора

56 Типовий формат команд процесора Pentium комп'ютера

57 Склад таблиці адресації без специфікатора SIB для комп'ютера

58 Форма таблиці адресації при наявності SIB для комп'ютера

59 Структура та архітектура арифметичного співпроцесора комп'ютера

60 Формати та система команд арифметичного співпроцесора комп'ютера

ЗАДАЧІ

1 Визначити фізичну адресу пам'яті даних для інструкції базової системи ADD [BX]+[SI]+ Disp, DL, якщо (DS)=3400h, (BX)=44A9h, (SI)=2004h, Disp = -14

2 Обчислити результат та прапори стану після комп’ютерного додавання

ADD BH, DL, якщо (BH) = - 90, (DL) = + 99

3 Дослідити результат та прапори стану після комп’ютерного віднімання

SUB BH, DL, якщо (BH) = - 90, (DL) = + 99

4 Знайти об’єктний код команди в середовищі основного програмного базису ADD [BX]+[SI]-128, CH

5 Побудувати структуру коду команди ADD CX, [EAX]-128 з урахуванням префіксів зміни розрядності даних та адреси

6 Скласти код команди ADD EDX, ES:[ESI]+[EAX*4]-128 з урахуванням специфікаторів адресації пам'яті даних та префіксів зміни сегментів

ДОВІДКОВА ІНФОРМАЦІЯ

Change of segment Prefix

Date: 2016-07-05; view: 218; Нарушение авторских прав