Пояснить все нотации.

Лекция № 7. 07.03.2013 г.

Подключение внешней памяти данных и программ к контроллеру

При обращении к внешней памяти порт P0 в 1-ой части цикла шины используется для передачи младшего байта адреса, который защелкивается по сигналу ALE в регистр-защелку RG и сохраняется там на весь цикл шины, во второй части цикла шины порт Р0 используется для передачи или приема данных.

Р2 для выдачи старшего байта адреса.

Р3 для формирования сигналов RD,WR.

Параллельные порты ввода-вывода информации

Порт Р0 имеет нагрузочную способность для базового ядра 3,2 мА. К ним можно подключить 2 логических элемента ТТЛ. Порты Р1, Р2, Р3 имеют нагрузочную способность 1,6 мА, можно подключить 1 логический элемент.

Функциональная схема одного разряда порта Р0:

Затвор З=0 – транзистор закрыт. Затвор З=1 – транзистор открыт.

При выполнении команды вывода данные с внутренней шины данных стробируются в порт сигналом «Запись в защелку».

Выход триггера Q может быть подключен на внутреннюю шину через буфер B1 сигналом «Чтение защелки». Это обеспечивает возможность программного чтения содержимого фиксатора (защелки).

Значение сигнала непосредственно на контакте порта может быть программно считано на внутреннюю шину через буфер B2 по сигналу «Чтение внешних контактов».

Одна часть команд при чтении порта активизирует сигнал «Чтение защелки», другая — «Чтение внешних контактов».

Выходные каскады порта (транзисторы N1, N2) через мультиплексор МХ могут подключаться либо к выходу защелки, либо к внутренним шинам адрес/данные. Последние используются при обращении к внешней памяти. При этом в защелки всегда автоматически записывается «1».

Транзистор N1 открыт только тогда, когда через контакт выдается «1» при обращении к внешней памяти. Во всех других режимах работы транзистор N1 закрыт. Таким образом, в случае использования порта Р₀ в качестве выходного порта общего назначения, необходимо устанавливать на его контактах внешние притягивающие резисторы для задания уровня «1».

Функциональная схема одного разряда порта Р3

Если защелка Р3 содержит «1», то выходным каскадом (транзистор N2) управляет внутренний сигнал, называемый «Альтернативная функция вывода», обеспечивающий выполнение соответствующей альтернативной функции. Если альтернативная функция предполагает, что данный контакт Р3 является входом (например, вход запроса на прерывание), то значение уровня сигнала на нем поступает на внутреннюю линию «Альтернативная функция ввода».

Все контакты портов Р1, Р2, Р3 имеют внутренние подключенные к питанию подтягивающие резисторы. Каждый контакт указанных портов может независимо от других использоваться как вход или как выход. Для использования контакта в качестве входа необходимо, чтобы его защелка содержала «1», которая при этом закрывает транзистор N2.

Из-за наличия внутреннего подтягивающего резистора контакты портов Р1, Р2, Р3 в режиме «оборванный вход» имеют уровень «1». Поэтому порты Р1, Р2, Р3 называют квазидвунаправленными.

В порте Р0 запись «1» в защелку закрывает транзистор N2 и при отсутствии внешнего подтягивающего резистора, переводит контакт в высокоимпедансное состояние, при этом данный контакт может использоваться в качестве входа. Если Р0 используется в качестве порта общего назначения, каждый из его контактов независимо от других может работать как вход или как выход. Порт Р0 является в чистом виде двунаправленным портом.

Все разряды защелок всех портов Р0 – Р3 по сигналу «Сброс» и при включении питания устанавливаются в «1». Если защелка порта содержит «0», то для настройки данного контакта на ввод необходимо записать в защелку «1».

Таймеры-счетчики

В составе микроконтроллера имеются регистровые пары с символическими именами TH0, TL0 и TH1, TL1, на основе которых функционируют два независимых программно-управляемых 16-битных таймера/счётчика событий (T/C0 и T/C1). При работе в качестве таймера содержимое T/C инкрементируется в каждом машинном цикле, то есть через каждые 12 периодов резонатора. При работе в качестве счётчика содержимое T/C инкрементируется под воздействием перехода из 1 в 0 внешнего входного сигнала, подаваемого на соответствующий (T0, T1) вход микроконтроллера. Опрос сигналов выполняется в каждом машинном цикле. Так как на распознавание перехода требуется два машинных цикла, то максимальная частота подсчёта входных сигналов равна 1/24 частоты резонатора. На длительность периода входных сигналов ограничений сверху нет. Для гарантированного прочтения входного считываемого сигнала он должен удерживать значение 1 как минимум в течение одного машинного цикла.

Рассмотрим двухразрядный счетчик:

переполнение {

TMOD – режим таймера (89h)

TCON – управление таймером (88h)

TMOD

TCON

Логика работы таймера в режиме 0

Счет начинается при установке бита TR=1. При необходимости управлять счетом извне бит GATE устанавливают в состояние «1», тогда при TR=1 счет будет разрешен, если на внешнем контакте установлено состояние «1», и будет запрещен, если «0». Установка бита TR=0 выключает счетчик независимо от других бит.

При переполнении (переход содержимого счетчика из состояния «все 1» в состояние «все 0») устанавливается программно доступный флаг TF.

Логика работы таймера в режиме 1

Отличие состоит только в том, что счетчик становится 16 битным. (5 бит заменяется на 8 бит). (К регистру TMOD побитного обращения нет).

Логика работы таймера в режиме 2

При каждом переполнении TL1, кроме установки флага TF1, происходит автоматически перезагрузка содержимого TH1 в TL1. Содержимое TH1 не меняется.

Логика работы таймера в режиме 3 (для таймера 0)

Таймер 1 в режиме 3 заблокирован и просто сохраняет свой счет. Эффект такой же, что и при TR1=0.

Счетчик 0 в режиме 3 представляет собой 2 независимых устройства на основе 8 битных счетчиков TH0 и TL0. Устройство на основе TL0 может работать и в режиме таймера, и в режиме счетчика. TH0 — только как таймер.

1й счетчик (Т/С1) аппаратно связан с блоком синхронизации последовательного интерфейса UART. При работе в режиме 0, 1, 2 при переполнении 1го счетчика всегда вырабатывается импульс тактирования UART, поэтому 3-й режим 0-го счетчика удобно применять, когда требуется работа UART (cч1 обеспечивает это) и 2х таймеров (что обеспечивает сч0) или UART,таймера и счетчика.

Сопряжение процессора с памятью

Рис. 5.1

Сопряжение процессора с портами ввода-вывода

Рис. 5.2.

Контроллер включает следующие модули:

- центральный процессор CPU MCS-51; разрядность обрабатываемого слова составляет один байт;

- внутреннюю память программ объемом 4096 однобайтовых ячеек памяти (4 Кбайта)

- внутреннюю память данных объемом 128 однобайтовых ячеек;

- четыре 8-разрядных параллельных порта ввода/вывода;

- два 16-разрядных программируемых таймера;

- последовательный порт;

- схему формирования сигналов внешней мультиплексированной магистрали адрес/данные и внешней магистрали управления.

Структура МК8051AH фирмы “Intel”

Рис. 5.4.

Пояснить все нотации.

RPM – резидентная память программ

EPROM – электрически программируемая ROM

4k*8 – 4k байт

RDM – резидентная память данных

128*8 – 128 байт

PC – (Program Counter) счетчик команд (указывает на следующую команду)

DPTR – дата поинтер, 16разрядный регистр для доступа к памяти (DPL и DPH)

RAR – RAM address register

SP – указатель стека

PSW – слово состояния процессора

Обмен информацией между модулями осуществляется по 8-разрядной внутренней магистрали.

МK семейства MCS-51 используют гарвардскую архитектуру: память программ (ПЗУ) память данных (ОЗУ) имеют раздельное адресное пространство. И, как следствие, для обращения к ячейкам памяти разного типа должны быть использованы разные типы команд. Максимальный размер адресного пространства для каждого типа памяти составляет 64 Кбайта. Однако непосредственно на кристалле МК 8051АН располагаются только 4 Кбайта ПЗУ и 128 байт ОЗУ. МК семейства MCS-51 имеют открытую архитектуру, т.е. позволяют подключать внешнюю память. Поэтому при необходимости, как память программ, так и память данных могут быть увеличены посредством подключения дополнительных микросхем памяти.

Варианты организации памяти в МП системе на основе МК 8051АН поясняет рисунок 5.5. МК может быть использован в однокристальном режиме (сигнал на линии равен 1). Тогда внешняя память в системе отсутствует, память программ располагается по адресам 0000h...0FFFh, память данных - с 00h no 7Fh. Регистры специальных функций периферийных модулей имеют объединенное с внутренним ОЗУ адресное пространство. Они расположены по адресам 80h...0FFh. Даже если МК 8051АН работает в однокристальном режиме, к нему может быть подключена внешняя память программ. Она должна располагаться в диапазоне адресов 1000h - 0FFFFh, т. е. дополнять внутреннее ПЗУ МК. Если МК работает в расширенном режиме (сигнал на линии ЕА равен 0), то он будет адресовать только внешнюю память программ - с 0000h no 0FFFFh, несмотря на то, что внутреннее (резидентное) ПЗУ на кристалле имеется.

В каждом из рассмотренных режимов МК 8051 АН может использовать два массива памяти данных: внутреннее ОЗУ, расположенное по адресам 00h...7Fh, и подключаемое внешнее ОЗУ, или ПЗУ, которое может располагаться, начиная с адреса 0000h вплоть до 0FFFFh. He следует бояться возможного перекрытия адресного пространства внутренней и внешней памяти данных. Доступ к ним осуществляется разными командами.