Максимальная длина пути между любой парой элементов равна

Трем. В исходной же матрице 4 x 4 эта длина равна шести. Каждый

Блок имеет 12 выходов, что позволяет объединять их в более слож-

Ные структуры.

Рис. 3.47. Структурный модуль МВС-100

Для МВС-100 базовый вычислительный блок содержит 32 узла.

Такой блок строится из двух структурных модулей в соответствии со

схемой, приведенной на рис. 3.48, а. В этом случае максимальная

Длина пути между любой парой вычислительных узлов равна пяти.

При этом остается 16 свободных связей, что позволяет продолжить

Объединение. При объединении двух базовых блоков по схеме, при-

веденной на рис. 3.48, б (64 вычислительных узла), максимальная

Длина пути составит шесть, как и в гиперкубе, количество свобод-

Ных связей будет равно 16.

Граф межмодульных связей МВС-1000. Архитектура системы

МВС-1000 аналогична архитектуре МВС-100. Основой системы яв-

Ляется масштабируемый массив процессорных узлов. Каждый узел

Содержит вычислительный микропроцессор Alpha 21164 с произво-

Коммутаторы для многопроцессорных ВС 321

Рис. 3.48. Базовый вычислительный блок (а),

Объединение двух блоков (б) МВС-100

Дительностью 2 Гфлопс при тактовой частоте 500 МГц и оператив-

Ную память объемом 128 Мбайт с возможностью расширения. Про-

Цессорные узлы взаимодействуют через коммуникационные процес-

Соры TMS320C44 производства Texas Instruments, имеющие по

Четыре внешних канала (линка) с общей пропускной способностью

80 Мбайт/с (20 Мбайт/с каждый). Также разрабатывается вариант

Системы с использованием коммуникационных процессоров

SHARC (ADSP 21060) компании Analog Devices, имеющих по шесть

каналов с общей пропускной способностью до 240 Мбайт/с

(40 Мбайт/с каждый).

Процессорные узлы связаны между собой по оригинальной схе-

Ме, сходной с топологией двухмерного тора (для 4-линковых узлов).

Аналогично МВС-100, структурный модуль МВС-1000 состоит из 16