Мизация загрузки процессоров в МРР менее развита по сравнению с

Кластерами в силу разнообразности исполняемых программ и отсут-

Ствия функциональных связей между программами.

Начиная с 1980 г. идея SMP-архитектур, подкрепленная широ-

Ким распространением микропроцессоров, стимулировала многих

Разработчиков на создание небольших мультипроцессоров, в кото-

Рых несколько процессоров разделяют одну физическую память, со-

Единенную с ними с помощью разделяемой шины. Из-за малого

Размера процессоров и заметного сокращения требуемой полосы

Пропускания шины, достигнутого за счет возможности реализации

Достаточно большой кэш-памяти, такие машины стали исключи-

Тельно эффективными по стоимости. В первых разработках подоб-

Ного рода машин удавалось разместить весь процессор и кэш на од-

Ной плате, которая затем вставлялась в заднюю панель, с помощью

Которой реализовывалась шинная архитектура. Современные конст-

Рукции позволяют разместить до четырех процессоров на одной

Плате, предел количества процессоров в SMP —не более 32.

Многопроцессорная ВС с общим кэшем и общей памятью. Общий

вид такой многопроцессорной ВС представлен на рис. 3.38. Здесь

J.5. Системы памяти 303

ВМ 1 ВМ2

U7

Кэш-память

i

k

г

ВНУ 1

i

>

ВНУ 2

I i

г \

г

ВНУ k

i

\

\.

г

А Шина

Г

[ Основная память |

Рис. 3.38. Многопроцессорная ВС с общим кэшем и общей памятью

ВМ —вычислительный модуль (процессор), всего п штук, ВНУ — внешние устройства, всего k штук.

В качестве основной памяти может использоваться память с го-

Ризонтальным расслоением или же для повышения надежности — блочно-модульная память.

Основными проблемами в данной архитектуре являются сле-

дующие: скорость работы кэш-памяти, блокировка при совместном

Доступе нескольких процессоров на одновременную запись или за-

пись/чтение данных по одному и тому же адресу. Кэш-память