Зуя анализ потока данных, процессор просматривает декодирован-

Ные инструкции и определяет, готовы ли они к непосредственному

Исполнению или зависят от результата других инструкций. Далее

Процессор определяет оптимальную последовательность выполне-

Ния и исполняет инструкции наиболее эффективным образом.

С п е к у л я т и в н о е в ы п о л н е н и е. Повышает скорость вы-

Полнения, просматривая программу вперед и исполняя те инструк-

Ции, которые необходимы. Процессор выполняет инструкции (до

Пяти инструкций одновременно) по мере их поступления в оптими-

Зированной последовательности (спекулятивно). Поскольку выпол-

Нение инструкций происходит на основе предсказания ветвлений,

Технологии повышения производительности процессоров 119

результаты сохраняются как ≪спекулятивные≫. На конечном этапе

Порядок инструкций восстанавливается и переводится в обычное

Машинное состояние.

Процессоры уровня IA-64 имеют мощные вычислительные ре-

Сурсы, включая 128 регистров целых чисел, 128 регистров действи-

Тельных чисел, 64 предикационных регистра, а также ряд специаль-

Ных регистров.

Набор команд оптимизирован для решения задач криптогра-

Фии, обработки видеосигналов и других процессов, встречающихся

В серверах и рабочих станциях.

На рис. 2.10 и 2.11 представлены иллюстрации к возможностям

архитектуры IA-64:

•предикация (predication) —одновременное исполнение двух

Ветвей программы, вместо предсказания переходов (выполне-

Ния наиболее вероятного);

Ветвление может иметь

Два исхода

Все команды этой ветви

Помещаются в регистр Р1

I

Компилятор назначает для

Каждой ветви регистр (Р1, Р2)

(или ≪буфер предвыборки≫ —.

Predicate register)

Все команды данной ветви

Помещаются в регситр Р2

i

Команда 4

(Р1)

i

Команда 5

(Р1)

i

Команда 6

(Р1)

<-

•・-

•・-

ЦП начинает выполнять

Обе ветви параллельно,

Так как вычисления независимы