Магистраль для адреса и данных

Общая шина для адресов и данных была задействована еще в процессоре 8085. Хотя чип 8085 использовал 16 бит для пересылки адресов и 8 бит для пересылки данных, 40 выводов стандартного корпуса ему также не хватало. Поэтому по восьми линиям внешней шины чипа 8085 перебрасывались данные и часть адресных сигналов. Другие восемь линий шины полностью отдавались под вторую группу адресных сигналов. Поскольку процессор 8086 был значительно сложнее, чем 8085, то разработчики "реквизировали" все адресные линии для передачи данных или управляющих сигналов.

Пара слов об основных управляющих сигналах процессора 8086. Сигнал BHE (рис. 1) в комбинации с сигналом на линии адрес / данные AD0 регулировал процесс передачи данных. Это осуществлялось следующим образом: либо два байта передавались сразу по линиям D0-D15, либо, если нужно было переслать один байт, задействовалась группа линий D0-D7 или D8-D15. Сигнал BHE "делал" шину данных либо 16-битной, либо 8-битной. Именно таким образом достигалась совместимость процессора Intel 8086 с 8-битным программным обеспечением.

Как же работал процессор, который использовал одни и те же линии и для адресов, и для данных, и даже для некоторых управляющих сигналов? На рис. 2(a) показана схема синхронизации шины адрес / данные процессора 8086 ("тайминги"). На схеме видно, что цикл обмена данными между процессором 8086 и памятью состоял из пяти тактов: четырех рабочих (T1, T2, T3, T4) и одного такта ожидания (Twait). На такте T1 передавался адрес, а циклы T2, T3, Twait, T4 использовались для обмена данными и передачи дополнительных управляющих сигналов.

Рис. 2. Схема синхронизации шины микропроцессоров Intel 8086 (а) и Intel 8088 (б).

Например, сигналы S3-S4 посылались одновременно с отправкой данных и несли информацию о типе сегмента, с которым происходит обмен данными. Сигналы S2-S0 использовались контроллером шины на системной плате (микросхема Intel 8288) для оповещения модулей памяти и портов ввода / вывода о начале операций по обмену данными. Например, комбинация 001 на линиях S2-S0 обозначала операцию чтения из порта, 010 - запись в порт, 101 - чтение памяти, 110 - запись в память. Узел процессора 8086, отвечавший за управление шиной адреса / данных, получил название "модуль интерфейса шины".

Разберем подробнее работу этого устройства. Тактовый генератор на системной плате (микросхема Intel 8284A) выдает первый импульс (сигнал T1), и блок управления (БУ) процессора посылает в модуль интерфейса шины некий адрес (о схеме адресации памяти - ниже). Модуль интерфейса шины, который также получил импульс T1 и "знает", что на данном такте внешняя шина используется для передачи адреса, задействует линии с A0 по A19 для пересылки в память адреса. С помощью сигнала ALE (Address Latch Enable) включается запрет на любое другое использование адресной шины на этом такте.

Затем микросхема 8284A вырабатывает следующий синхронизирующий импульс (процессор его воспринимает как сигнал о начале такта T2). Модуль интерфейса шины путем посылки сигнала по линии BHE и AD0 настраивает шину (16-битная или 8-битная, а если 8-битная, то какая группа линий используется, старшие 8 бит или младшие 8 бит - D0:D7 или D8:D15). Одновременно модуль посылает сигнал RD или WR, исходя из того, какое действие с памятью хочет произвести процессор (прочитать или записать).
Микросхема 8284A снова вырабатывает импульс (такт T3). Если перед этим был послан сигнал WR (запись), то в оперативную память сразу же отправляются данные из какого-либо регистра общего назначения (в соответствии с настройками шины данных сигналом BHE: 8 бит или 16 бит). Передача данных в память занимает целых три цикла, включая и цикл ожидания: T3, Twait и T4. Если же на втором такте был передан сигнал RD (чтение), то модуль интерфейса шины резервирует шину под прием данных и начинает прием данных в конце следующего цикла (Twait).

Что делает модуль интерфейса с информацией, поступившей из памяти? Если из памяти пришел код команды, то он отправляется в очередь команд, если данные, то они "уходят" в один из регистров общего назначения. А как модуль интерфейса шины отличает код команды от данных? Его об этом информирует БУ (блок управления). Именно БУ заботится о том, чтобы четко выполнялся внутренний цикл: [дешифровка команды] - [выполнение команды] - [чтение следующей команды]. Cразу после дешифровки команды БУ сообщает модулю интерфейса шины, что шина будет использована для получения данных (или для их отправки). А сразу после выполнения очередной команды БУ вырабатывает сигнал о том, что из памяти нужно получить новую команду.