Память данных

Память данных RDM предназначена для хранения переменных в

процессе выполнения прикладной программы, адресуется одним

байтом и имеет емкость 128 байт.Память данных, так же как и память программ, может быть расширена до 64 Кбайт путем подключения внешних микросхем.

61. Первые 32 байта организованы в четыре банка регистров общего

назначения (РОН), обозначаемых соответственно банк 0 – банк 3 (см.

таблицу 1). Каждый из них состоит из восьми регистров R0 – R7. В любой момент программе доступен только один банк регистров, номер которого содержится в третьем и четвертом битах слова состояния программы PSW (см. ниже).

Оставшееся адресное пространство может конфигурироваться

разработчиком по своему усмотрению: в нем располагаются стек,

системные и пользовательские области данных. Обращение к ячейкам

памяти данных возможно двумя способами. Первый способ – прямая

адресация ячейки памяти. В этом случае адрес ячейки является

операндом соответствующей команды. Второй способ – косвенная

адресация с помощью регистров R0 или R1: перед выполнением

соответствующей команды в один из них должен быть занесен адрес ячейки, к которой необходимо обратиться.

62 Внешние прерывания INT 0 и INT 1 могут быть вызваны либо уровнем, либо переходом сигнала из 1 в 0 на входах 8051 в

зависимости от значений управляющих бит IT0 и IT1 в регистре TCON.

От внешних прерываний устанавливаются флаги IE0 и IE1 в регистре TCON, которые инициируют вызов соответствующей программы обслуживания прерывания. Сброс этих флагов выполняется аппаратно только в том случае, если прерывание было вызвано по переходу (срезу) сигнала. Если же прерывание вызвано уровнем входного сигнала, то сбросом флага I должна управлять соответствующая подпрограмма обслуживания прерывания путем воздействия на источник прерывания с целью снятия им запроса. Флаги запросов прерывания от таймеров TF0 и TF1 сбрасываются автоматически при передаче управления подпрограмме обслуживания.

Флаги запросов прерывания RI и TI устанавливаются блоком управления приемопередатчика аппаратно, но сбрасываться должны программным путем.Прерывания могут быть вызваны или отменены программой, так как все названные флаги программно доступны и могут быть установлены/ сброшены программой с тем же результатом, как если бы они были установлены/сброшены аппаратными средствами.

63. Режим 0. Перевод любого Т/С в режим 0 делает его похожим на

таймер – восьми битный счетчик, к входу которого подключен 5-битный предделитель частоты на 32.

Режим 1. Работа любого Т/С в этом режиме такая же, как и в

режиме 0, за исключением того, что таймерный регистр имеет

разрядность 16 бит.

Режим 2. В этом режиме работа организована таким образом, что

переполнение (переход из состояния "все единицы" в состояние, "все

нули") 8-битного счетчика TL1 приводит не только к установке флага

TF1 (см. рис. 12,б), но и автоматически перезагружает в TL1

содержимое старшего байта (TH 1) таймерного регистра, которое

предварительно было задано программным путем. Перегрузка

оставляет содержимоеTH1 неизменным. В режиме 2 Т/С0 и Т/С1

также работают совершенно одинаково.

Режим 3. В режиме 3 Т/С0 и Т/С1 работают по-разному. Т/С1

сохраняет неизменным свое текущее содержимое. Иными словами,

эффект такой же как и при сбросе управляющего бита TR1 в 0.В режиме 3 TL0 и TH0 функционируют как два независимых 8-битных счетчика. Работу TL0 определяют управляющие биты Т/С0 (С/Т, GATE TR0), входной сигнал INT0 и флаг переполнения TF0. Работу TH0, который может выполнять только функции таймера (подсчёт машинных циклов микро-ЭВМ), определяет управляющий бит TR1. При этом TH0 использует флаг переполнения TF1. Режим 3 используется в тех случаях, когда требуется наличие дополнительного восьми битного таймера или счетчика событий. В случае же, если Т/С0 используется в режиме 3, Т/С1 может быть или выключен, или переведен в режим 0, 1или 2, или может быть использован последовательным портом в качестве генератора частоты передачи.

64. Последовательный интерфейс МК51

UART – универс. асинхр. приемопередатчик. Данные (содерж. 8 бит) сопровождаются стартов. битом, битом четности (9й бит) и одним или двумя стопов. битами. Получив стартов. бит («нуль») начин-ся передача (TxD-RxD) данных до прихода стопового бита («1»). уровни передатчика («0»- -5..-15В, «1»- +5..+15В), приемника («0»- -3..-25В, «1»- +3..+25В). Настройка в регистре SCON.

65. Битовый процессор контроллера серии МК51

Битовый процессор выполняет набор команд, имеет свое побитово-адресуемое ОЗУ и свой ввод-вывод. Команды, оперирующие с битами, обеспечивают прямую адресацию 128 битов (0-127) в шестнадцати ячейках внутреннего ОЗУ (ячейки с адресами 20Н-2FH) и прямую побитовую адресацию регистров специального назначения, адреса которых кратны восьми. Каждый из отдельно адресуемых битов может быть установлен в "1", сброшен в "0", инвертирован, проверен. Команды побитовой обработки обеспечивают реализацию сложных функций комбинаторной логики и оптимизацию программ пользователя.