Режим прерывания

Прерывание – внешний сигнал.

Срабатывание по отрицательному фронту.

Прерывание можно замаскировать и организовать одну из приоритетных структур:

- с жесткими приоритетами

- с кольцевыми приоритетами

Каждому прерыванию ставится в соответствие адрес обработчика. Часть вопросов зарезервировано и свободно в лучшем случае 3 сигнала.

Для промышленности это мало. Возникает необходимость строить еще и внешнюю систему обработки прерывания.

1. использовать внутреннее маскир.(маскировку)

Если IRQ=0 – шина свободна

и на нее могут подавать сигналы устройства с тем же уровнем прерывания.

ТРП – программно доступен

IRQ =1 , предпологается что все другие устройства отключены от шины. Получаем усложнение ПО.

На шине ISA есть линии запросов маскируемых и немаскируемых аппарат­ных прерываний. Линии запросов маскируемых прерываний IRQ2-IRQ7 поступа­ют на входы первичного контроллера прерываний, IRQ9-IRQ15 — на входы вто­ричного. Приоритеты у запро­сов убывают по порядку IRQ9...IRQ15 и далее IRQ3...IRQ7. Запросы от конкретных линий могут быть замаскированы записью в регистры контроллера, общий запрет/разрешение осуществляется манипулированием флагом разреше­ния прерываний (IF) процессора.

Устройство может использовать одну или не­сколько линий запроса прерывания. На используемой линии запроса устройство в покое должно формировать низкий уровень сигнала, а при возникновении усло­вия прерывания устанавливать на нем высокий уровень запроса. Неиспользуемые линии должны быть электрически отключены от шины или же их выходные фор­мирователи должны переводиться в третье состояние. Переход из низкого в высо­кий уровень является сигналом для контроллера прерываний на формирование запроса прерывания к процессору. Устройство должно удерживать высокий уровень запроса до тех пор, пока к нему не обратится программа-обработчик преры­вания, что будет означать не только обнаружение, но и правильную идентифика­цию источника запроса прерывания. Если запрос снят преждевременно, иденти­фикация будет некорректной.

Способ подачи сигнала прерывания, принятый в ISA, — чувствительность к уров­ню, причем к высокому, — имеет меньшую помехозащищенность, чем срабатыва­ние по отрицательному перепаду, и отрезает путь к нормальному разделению (совместному использованию) линий запросов.

Линия ЮСНК# позволяет вызывать немаскируемое прерывание (NMI), на которое процессор реагирует вне зависимости от каких-либо флагов. Это прерывание при­нято использовать для сообщения о серьезных ошибках, требующих реакции си­стемы, но не для регулярной работы. Вызов NMI от данной линии разрешается установкой бита 3 (EIC) системного порта 06lh, а признаком того, что прерыва­ние NMI вызвано сигналом ЮСНК#, является единичное значение бита 6 (IOCHK) того же порта.

10. характеристики и основные процедуры интерфейсов PCI и PCI-Exprec

Интерфейс PCI в основном синхронный и фиксация всех сигналов происходит по положительному фронту CLK. Частота работы 33Мгц 66Мгц следовательно нужно согласование, которое требует большой мощности. Следовательно нужен не традиционный способ.

Тщательно разработать разъем на мат.плате

Все элементы на плате ПУ – это КМОП следовательно малое выходное сопротивление.

Если линия не согласована следовательно существует переходной процесс (отражение)

Зная все параметры разъема и элементов можно полосу пропускания сделать приемлемой (что даст эффект гашения отражения самим собой).

Ширина шины данных в интерфейсе PCI имеет 32 разряда и 64.

Основные особенности.

Синхронный обмен данными 32 или 64 разряда

Используется мультиплексирование (Адрес и данные передаются по одним и тем же каналам)

В шине PCI используется способ передачи так называемый «рукопожатие» - когда передающее устройство готово к передаче, оно выставляет данные по линии данных и сопровождает их соответсвующим сигналом, устройство принимающие данные записывает их в свои регистры и издает сигнал подтверждения приема данных и готовность получить следующие.

Спецификация шины позволяет комбинировать до 8 функций на одной карте

Передачей пакета управляет не CPU а мост включенные между ними, что позволяет существенно снизить нагрузку на CPU

Цикл обмена по шине

Линии:

AD(x) – выбор адреса или данных.

CLK – тактовые импульсы.

C/BE(x) - команда, разрешение байт

FRAME – используется для указания, является ли фаза адреса или данных.

DEVSEL – выбор устройства

IDSEL – выбор устройства инициализации

INT(x) - прерывание

IRDY – индикатор готовности

LOCK – используется для управления блокировки ресурсов шины

M66EN – использование 66МГц на CLK, задается всеми устройствами (монтажное И).

REQ – запрос управления шиной

GNT – подтверждения права управления шиной

PAR – чётность битов AD0-31 и C/BE0-3.

PERR – ошибка четности

RST – сброс

SBO – Snoop возврат

SDONE – Snoop выполнен.

SERR – системная ошибка

STOP – остановка ведущего

TCK, TDI, TDO, TMS, TRST – тестовые сигналы

TRDY – цель готова

В каждый момент времени шиной может управлять только одно ведущее устройство, получившее на это право у арбитра. Каждое ведущее устройство имеет два сигнала REQ# - для запроса управления шиной и GNT# - для подтверждения права управления шиной. Устройство может начинать транзакцию (устанавливать сигнал FRAME#) только при активном сигнале GNT#. Снятие сигнала GNT# не позволяет устройству начать следующую транзакцию. Арбитражем запросов занимается специальный узел на материнской плате. Схема приоритетов определяется программированием арбитра.

Для адреса и данных используются общие мультиплексированные линии. Четыре мультиплексированные линии C\BE [3:0] обеспечивают кодирование команд в фазе адреса и разрешения байт в фазе данных.

В начале транзакции ведущее устройство формирует сигнал FRAME#, по шине AD передается адрес SLAVE, а по линиям С\ВЕ — информация о типе транзакции. Адресованное SLAVE устройство отзывается сигналом DEVSEL#. MASTER устройство указывает на свою готовность к обмену данными сигналом IRDY#, SLAVE – TRDY#. Данные будут передаваться только при одновременном наличии сигналов IRDY# и TRDY#. Перед последней фазой данных ведущее устройство при введенном сигнале IRDY# снимает сигнал FRAME#. В одиночных транзакциях сигнал FRAME# активен лишь один такт. Если устройство не поддерживает пакетные транзакции, то оно должно потребовать прекращения пакетной транзакции во время первой фазы данных (сигнал STOP# вводится одновременно с TRDY#). В ответ ведущее устройство завершит данную транзакцию и продолжит обмен последующей транзакцией с новым значением адреса. После последней фазы данных ведущее устройство снимает сигнал IRDY#, и шина переходит в состояние покоя (PCI Idle) — оба сигнала FRAME# и IRDY# находятся в пассивном состоянии.

Протокол квитирования обеспечивает надежность обмена — ведущее устройство всегда получает информацию об отработке транзакции SLAVE устройством. Дополнительно линии AD[31:0] и С\ВЕ[3:0] и в фазе адреса, и в фазе данных защищены битом паритета PAR. При обнаружении ошибки MASER вырабатывается сигнал PERR#.

В шине PCI все транзакции трактируются как пакетные. Каждая транзакция начинается фазой адреса, за которой может следовать транзакция фазы данных.

Одной из особенностью шины PCI – является возможность обмена одновременно между процессором и памятью, а также одновременно с обменом между другими устройствами PCI.