Разработка функциональных блоков принципиальной схемы

Принципиальные электрические схемы представлены в приложении.

Для построения блока кодера КРИ-1/4 (КРИ-1/5 кодера) будем использовать следующие ИМС: КР1533ИР27, KР1533ИЕ5, КР1533ИД10. КРИ1533ИР27 – это восьмиразрядный регистр. Он имеет синхронный тактовый вход С, вывод 11, а так же синхронный вход разрешения параллельной загрузки . Если на вход подано напряжение низкого уровня, то данные со входов D₀-D₇ загружаются в регистр. На выходе эти данные появляются одновременно с приходом положительного перепада тактового импульса на вход С. Когда на входе действует напряжение высокого уровня, то обеспечивается режим хранения информации.

KР1533ИЕ5 – это четырёхразрядный асинхронный счётчик, состоящий 4-ёх JK-триггеров, образующих два независимых делителя на 2 и на 8. Счётчик имеет два входа R, объединённых по И-НЕ, для синхронного сброса (обнуления). Тактовые входы всех триггеров инверсные динамически, поэтому переключение триггеров будет происходить спадом импульса.

В нашем случае управление и сброс счётчика осуществляется с микросхемы КР1533ИД10.

КР1533ИД10 – это двоично-десятичный шифратор, который преобразует двоичный код, поступающие на входы A₀-A₃, в сигнал низкого уровня, появляющийся на десятичном выходе ().

Необходимо отметить, что тактовая частота, подаваемая на синхронный вход DD2 будет в 5 раз меньше, чем на входе С DD1.

ФПСк (ФПСд) выполнен в виде схем умножения полиномов (многочленов) и реализуется со встроенным сумматором по модулю два и сдвиговым регистром. Содержит микросхемы КР1533ИР27 и КР1533ЛП5.

КР1533ЛП5 – представляет собой сумматор по модулю два. Выходной сигнал элемента соответствует логическому уравнению: Q=A B= . Эти сумматоры служат для формирования проверочной последовательности, а также для создания кодовой последовательности.