Принципиальная схема и расчет делителя частоты

В качестве делителя частоты может применятся Т-триггер, принцип работы которого хорошо виден из приведенных на рисунке 4.6 а эпюров. Т-триггер сбирается на базе микросхемы 74175PS, включающей в себя 4 синхронных D‑триггера, путем соединения инверсного выхода 1Q’ с входом D. Входные сигналы поступают на вход синхронизации D-триггера CLK. С выхода снимается напряжение с частотой в два раза меньше исходной.

Рис. 5.5. Схема Т-триггера на базе синхронного D-триггера

На микросхеме 74175PS вывод 8 является общим, на вывод 16 подается питание, вывод 1 является разрешающим, поэтому на него необходимо подать высокий уровень напряжения +5 В. При последовательном соединении N триггеров коэффициент деления частоты увеличится в 2^N раз.

5.2.2.3. Принципиальная схема и расчет дифференцирующей
и интегрирующей цепочек и линии задержки

Расчет дифференцирующей цепочки производится исходя из значения частоты поступающего на нее сигнала, то есть от количества Т-триггеров после формирователя прямоугольных импульсов, что, в свою очередь, определяется исходя из необходимого коэффициента частоты. В качестве дифференцирующей цепочки может выступать обычная RC-цепь (рис. 4.6 а) с последовательно включенным конденсатором и параллельно включенным резистором. При минимальном количестве Т-триггеров, то есть 1, емкость конденсатора должна быть порядка 50 пФ, а потенциал резистора – 40 Ом. При увеличении коэффициента деления частоты, данные номиналы элементов RC-цепи также обеспечат качественное формирование остроконечных импульсов.

Интегрирующая цепочка (рис. 4.7 б) является полной противоположностью дифференцирующей и может быть реализована из нее либо заменой емкости на индуктивность, либо переменой местами резистора и конденсатора. Номиналы данных элементов можно оставить неизменными, что даст малую постоянную цепи, позволяющую получить на выходе практически постоянной напряжение, подаваемое на варикапы гетеродина для перестройки его частоты.

а б

Рис. 5.6. Принципиальная схема дифференцирующей (а)
и интегрирующей (б) цепочек

Линия задержки выбирается исходя из необходимого времени задержки, которое, в совокупности с коэффициентом частоты, определяет шаг перестройки гетеродина:

Δ f _П = К / τ_З. (4.4)

5.2.2.4. Принципиальная схема и расчет инвертора
(логического элемента И)

В качестве логического элемента И или инвертора возьмем микросхему 7404 (рис. 4.8), содержащую в себе 6 инверторов. Выводы А являются входами, а Y – выходами, с которых снимается инвертированный сигнал. Вывод 7 – общий, на вывод 14 подается питание.

Рис. 5.7. Микросхема 7404, содержащая 6 инверторов