Параллельное устройство сложения-вычитания

Рисунок 3. Схема 4-х разрядной параллельной системы сложения-вычитания.

Последовательность операций, выполняемых при работе с этим параллельным устройством сложения/вычитания, выглядит следующим образом. Сначала подается активный уровень сигнала на вход CLR для очистки обоих регистров (А и В), т. е. для их установки в состояние 0000. Затем выбирается режим работы (сложение или вычитание) путем установки соответствующего логического уровня на управляющем входе (будем считать, что установлен логический 0 для сложения). Далее по отдельности загружаются регистры А и В. Для управления загрузкой используются входы «Загрузка А» и «Загрузка Б». Для загрузки регистра А на входе «Загрузка А» устанавливается 1, а на входе «Загрузка Б»-0. Нажимается клавиша с нужной цифрой на клавиатуре с одновременной подачей одного тактового импульса на вход CLK. Двоичное число, которое загружено в регистр А, появляется на индикаторе А. Для загрузки регистра В на входе «Загрузка Б» устанавливается 1, а на входе «Загрузка А»-0. Нажимается клавиша со второй цифрой с одновременной подачей одного тактового импульса; второе двоичное число должно появиться в регистре В (вы увидите его на индикаторе В). Четырехразрядный сумматор 7483 мгновенно складывает оба числа, и сумма сразу появляется на выходном цифровом индикаторе.

Вычитатель вычитает содержимое регистра В из двоичного числа, находящегося в регистре А. Процедура вычитания с использованием схемы, что и для сложения. Единственное отличие заключается в установке 1 (вместо 0) на входе управления режимом работы (выбирается режим вычитания). В этом случае логические элементы И исключающее ИЛИ обеспечивают вычитание вводимых в регистры чисел способом дополнения до 1 и циклического переноса. На выходном цифровом индикаторе появляется разность содержимого регистров А и В.

В рассматриваемой системе шифратор 74147 используется для преобразования десятичного выхода клавиатуры в двоичные числа; микросхема 7404 инвертирует сигналы на выходах этого шифратора. После инверторов двоичное число поступает на входы параллельной загрузки обоих регистров А и В. Индикаторы А и В показывают, какие двоичные числа находятся в данный момент в регистрах А и В соответственно; зафиксированные в регистрах двоичные числа А4 А3 А2 А1 и В4 В3 В2 В1 поступают на входы 4-разрядного сумматора 7483. Сумматор складывает эти числа, и сумма появляется в двоичной форме на выходах сумматора. Сумма преобразуется из двоичной формы в семисегментный код с помощью дешифратора 7447. Десятичная сумма появляется на цифровом выходном индикаторе.

К преимуществам данного арифметического устройства можно отнести к его малой величины задержки, связанная с каждым переносом, наличия цифровой панели, высокое быстродействие, которое обеспечивается в первую очередь параллельным способом сложения многоразрядных чисел и использованием параллельных регистров, в которых не требуется производить сдвиг операндов. Таким образом записанное число сразу же появляется на выходе регистра и отображается на индикаторе, из этого следует, что затраты времени здесь минимальные.