Логикалық теңдеулер бойынша триггерлердің типтері, олардың ақикат кестелері және шартты белгілері

Триггер дегеніміз екі тұрақты күйі бар жады элементі, ол регистрлерді, санағыштарды және ЭЕМ-ң басқада цифрлық құрылғыарын жасауда кеңінен қолданылады. Триггер күйі оның шығыс сигналымен анықталады және осы сигнал деңгейілері 0 және 1 цифрларымен кодаланады. Триггердің екі шығысы бар: тура шығысы және кері шығысы. Егер триггер нөлдік күйде болса, онда оның тура шығысындағы сигнал логикалық 0-ге тең, ал теріс шығысы – логикалық 1-ге тең (). Егер триггербірлік күйде болса, онда . Интегралды сұлбатехникада: RS-, JK-, D-, DV-, T-, TV- типті триггерлер қолданылады. Ақпаратты жазу әдісі бойынша триггерлер: асинхронды және синхронды (немесе тактіленетін) болып бөлінеді. Асинхронды триггерге ақпарат оның кірістеріне ақпарат келіп түскенде жазылады. Синхронды триггерлерге ақпарат тек синхронизация кірісіне рұқсат беруші тактілік импульс бергенде ғана жазылады. Тактіленетін триггер асинхронды режимде де, синхронды режимдеде жұмыс істей алады.

Триггерге ақпаратты жазуға қажетті тактілеуші импульстер (ТИ) санына байланысты синхронды триггерлер біртактілі және көптактілі болып бөлінеді. N-тактілі триггерді бір күйден екінші күйге ауыстыру үшін синхрондаушы кіріске n тактілік импульс беру керек.

Бір тактілік триггерлер келесідей бөлінеді:

- тактілік импульс деңгейімен жұмыс істейтін триггерлер;

- ішкі кідірісі бар триггерлер.

Бірінші топтағы триггерлердің жаңа күйінің қалыптасуы тактілік импульстің келуімен қатар орындалады. Ішкі кідірісі бар триггерлердің жаңа күйі тактілік импульстің әсері аяқталған соң ғана қалыптасады.

Асинхронды және синхронды триггерлер. Триггер жұмысын ауысу кестесі (1-кесте) немесе осы кесте анализі негізінде алынған логикалық формула (яғни сипаттамалық теңдеулер) көмегімен баяндауға болады. 1-кестеге сәйкес RS-типті триггер деп – екі тұрақты күйі бар, екі R және S ақпараттық кірістері бар жады элементін айтамыз, S=0, R=1 кезінде триггер «0» күйді қабылдайды (), ал S=1 және R=0 кезінде «1» күйі қалыптасады (). Егер S=0 және R=0 болса, онда триггердің күйі өзгермейді (). S=R=1 кезінде триггер күйлері анықталмаған (кіріс сигналдарын алған соң) болып саналады. Сондықтан RS-триггері негізіндегі цифрлық логикалық құрылғылары S=R=1 комбинациясын болдырмау ескеріліп жасалынуы керек. RS-типті асинхронды және синхронды триггерлердің кейбір сұлбаларын қарастырайық.

7.1, a және б суреттерінде ЖӘНЕ-ЕМЕС және НЕМЕСЕ-ЕМЕС логикалық элементтеріндегі асинхронды RS-триггері келтірілген.

Кесте 1

RS-, JK, DV-, TV-триггерлерінің біріккен ауысу кестелері

		Qn+1
		RS	JK	DV	TV
		?

7.1, б суреттегі триггер «1» (Q=1) күйін S_a=1 және R_a=0 кезінде, ал «0» (Q=0) күйін R_a =1 және S_a =0 кезінде қабылдайды. R_a=S_a=1 сигналының комбинациясы олар үшін тиым салынған комбинация болып табылады.

7.1, а суреттегі триггер сигналдары әсерінен «1» (Q=1) күйге орнатылады, ал «0» (Q=0) күйге сигналдары кезінде орнатылады. Бұл триггер үшін сигналдарының комбинациясы тиым салынған болып саналады. Асинхронды RS-триггерлер RS-, D-, JK- және T-типті синхронды триггерлер жасауда базалық элемент болып табылады.

а) б) в) г) д)

7.1-сурет. ЖӘНЕ-ЕМЕС ЛЭ негізіндегі (а); НЕМЕСЕ-ЕМЕС ЛЭ негізіндегі (б) RS-типті асинхронды триггер және ЖӘНЕ-ЕМЕС ЛЭ негізіндегі (в); НЕМЕСЕ-ЕМЕС ЛЭ негізіндегі (г) RS-типті асинхронды триггердің шартты белгіленуі және D-типті триггер (д).

Тактілеуші импульс деңгейімен басқарылатын ЖӘНЕ-ЕМЕС логикалық элементтер базисіндегі RS-типті синхронды триггердің сұлбасы, жұмысы және ақикат кетесі.

Синхронды RS-триггерлерде және ақпараттық кірістері және синхронизациялауға арналған тактлеуші кірісі, сонымен қатар, триггерді бастапқы күйге орнатушы және асинхронды кірістері бар. НЕМЕСЕ-ЕМЕС базисіндегі RS-триггерде тактілік сигнал жоқ кезде, яғни T=0 кезінде (6.1, г суреттегі кезіндегі триггер) алдыңңы күйді сақтайды, яғни . RS-триггерге және ақпараттық кірістерінен келген ақпаратты жазу тек тактілік импульс берілген кезде ғана жазылады. Және бұл жағдайда T=1 болса, онда 1, в суреттегі синхронды RS-триггер 7-кестеге сәйкес жұмыс істейді.

Тактілеуші импульс деңгейімен басқарылатын ЖӘНЕ-ЕМЕС логикалық элементтер базисіндегі D-типті синхронды триггердің сұлбасы, жұмысы және ақикат кетесі.

Синхронный D-триггер, называемый также триггером задержки, функционирует в соответствии с характеристическим уравнением

(4.4).QTDTQnnnn1n

Согласно уравнению (4.4), информационный сигнал на входе D, действующий в момент времени появляется на выходе триггера в момент времени если тактовый импульс Т = 1.,tn,t1n

На рис. 4.3, а, б и в показаны схемы синхронных D-триггеров, которые тактируются сигналом Т = 1, и их условное обозначение. Независимо от информации (уровня сигнала) на входе D, состояние этих триггеров не изменяется, если отсутствует тактовый импульс, т. е. Т = 0.

Рассмотрим принцип работы схемы, приведённой на рис. 4.3, а. Если Т = 1 и D = 1, то на выходе ЛЭ-1 формируется сигнал “0”. Последний, поступая на входы ЛЭ-2 и ЛЭ-3, одновременно приводит их в состояние “1”, тем самым устанавливая на выходе триггера сигнал “1” (Q = 1). Далее единичные сигналы на входах ЛЭ-4 (поступающие с ЛЭ-2 и ЛЭ-3) переключают его в состояние “0” (= 0). Аналогично записывается информация, соответствующая ”0”, для чего достаточно подать на входы D и T следующие сигналы: D = 0 и Т = 1. Q

На рис. 4.3, б показан D-триггер типа “защелка”, выполненный на одном элементе И  ИЛИ  НЕ и двух инверторах (НЕ). Этот триггер, тактируемый импульсом Т = 1, работает следующим образом. При Т = D = 1 на выходе ЛЭ И  ИЛИ  НЕ формируется сигнал “0”, который, переключая инвертор (верхний), устанавливает триггер в со-стояние “1”. При Т = 1 и D = 0 в триггер записывается сигнал “0” (Q = 0, Q = 1)

П араметры tT, tи и FP, характеризующие быстродействие схем D-триггеров, (рис. 4.3, а и б), определяются согласно формулам ( 4.2) и (4.3), соответственно. Наиболее экономичными (по числу внешних выводов и используемых ЛЭ) и быстродействующими являются однофазные D-триггеры с прямой и инверсной записью информации (рис. 4.4, а и б). Характеристическое уравнение D-триггера с инверсной записью, выполненного на одном ЛЭ НЕ, И  ИЛИ (рис. 4.4), имеет вид

. (4.5) nnnn1nTQTDQ

Пунктирной линией на рис. 4.3, а показан дополнительный V-вход триггера, называемого DV-триггером, который функционирует в соответствии с табл. 4.1 и уравнением

. (4.6) nnnnnn1nDVT)QVT(Q

Из выражения (4.6) видно, что DV-триггер при V = 1 функционирует аналогично синхронному D-триггеру, а при V = 0 сохраняет исходное состояние, независимо от уровня сигнала на информационном входе D.

Рис. 4.3. Схемы D-триггера на ЛЭ И  НЕ (а), типа “защелка” (б) и его условное обозначение (в)