Теоретическое введение

Схема логического элемента с тремя состояниями заимствована из моногра­фии и несколько модифицирована с учетом возможностей программы ЕWB. За основу взят базовый элемент серии 134 и к нему добавлен элемент, обеспечивающий возможность реализации режима третьего состояния или так называемого Z-состояния. Следует отметить, что рассматриваемый элемент является важным компонен­том многих цифровых ИМС, начиная от простейших логических элементов (например, К155ЛА9) и кончая сложными регистрами и шинными формирователя­ми, обеспечивающими возможность реализации наиболее распространенных архи­тектур ЭВМ и микропроцессорных систем управления с общей шиной.

Принципиальная схема логического элемента с тремя состояниями представ­лена на рис. 9.15. Она содержит базовый логический элемент серии 134 на транзис­торах VT1...VT4, резисторах R1...R4 и диоде VD2. В базовом элементе в качестве VT1 используется так называемый многоэмиттерный транзистор, однако ввиду от­сутствия такового в библиотеке EWB он представлен обычным транзистором. Ко входу In логического элемента подключен имитатор входного сигнала на переклю­чателе D, управляемый с клавиатуры клавишей D, резистора Rd, имитирующего вы­ходное сопротивление источника логического нуля, и источника напряжения V=+5 В с внутренним сопротивлением 1 к Ом, имитирующего источник входного сигнала в режиме генерации логической единицы. К точке А схемы подключены диод VD1 и имитатор источника управления состоянием выхода логического элемента на пере­ключателе Е, управляемого клавишей Е. Все элементы дополнительной схемы компоненты из библиотек Passive и Control. В исходном состоянии диод VD1 закрыт напряжением положительной полярности на его катоде и он не оказывает влияния на работу схемы. К эмиттеру транзистора VT1 подключен резистор Rd, на котором создается падение напряжения

Uin = Rd(Ucc - Ube)/(Rl - Rd), (9.1)

где Ucc=5 В — напряжение питания; Ube=0,7 В — напряжение база-эмиттер откры­того транзистора.

При

Uin<0,4 В (9.2)

логический элемент воспринимает входной сигнал как сигнал логического нуля. При этом напряжение на коллекторе транзистора VT1 и базе VT2 недостаточно для открывания последнего. В результате падение напряжения на резисторе R3 близко к нулю и транзистор VT4 будет закрыт, а база транзистора VT3 соединена с источни­ком питания Ucc через резистор R2 и VT3 будет открыт. При этом выходное напря­жение Uy, измеряемое мультиметром, примерно равно

Uy = (Ucс –U_{кб нас} – U_пр)Ry/(Ry+R4), (9.3)

где U_{кб нас} <1 В — напряжение насыщения транзистора VT4; U_пp< 1 В — падение напря­жения на диоде VD2; Ry — сопротивление нагрузки, равное в данном случае входно­му сопротивлению мультиметра.

Если выбрать Ry»R4, то Uy>3 В, т.е. при подаче на вход сигнала логическо­го нуля на выходе получим сигнал логической единицы. Таким образом, схема на рис. 9.15 является логическим элементом НЕ (инвертором).

Рис. 9.15. Логическим элемент с тремя состояниями

При переводе клавишей D одноименного переключателя в другое положение на эмиттер транзистора VT1 подается сигнал логической единицы, в результате чего эмиттерный переход закрывается, и транзистор VT1 переводится в инверсный ре­жим. В этом случае под действием тока, протекающего по цепи база-коллектор VT1, транзистор VT2 открывается и за счет падения напряжения на резисторах R2, R3 транзистор VT3 закроется, a VT4 — откроется, и на выходе Y установится сигнал ло­гического нуля.

При переводе клавишей Е одноименного переключателя во второе положение напряжение коллектора транзистора VT2 (точка А) будет равно

U_а =U_пр + (Ucc – U_пр)Rd/(Rd + R2). (9.4)

При выполнении неравенства R2»Rd напряжение U_пр<l В, что недостаточно для открытия двух переходов (эмиттерного и диодного), и транзистор VT3 будет за­крыт вне зависимости от состояния транзистора VT2. Если этот транзистор открыт (наихудший случай), то с учетом его напряжения насыщения, сравнимого с U_пр, па­дение напряжения на резисторе R3 будет ничтожно малым, следовательно, транзис­тор VT4 будет закрыт. Таким образом, выход схемы полностью отключается от нагрузки, что может быть зафиксировано мультиметром в режиме омметра — он бу­дет измерять очень большое сопротивление.

Кроме демонстрации рассмотренных режимов схемы, она может быть использована также для исследования:

o помехоустойчивости по основному «ходу и входу разрешения третьего состояния путем варьирования сопротивления Rd с учетом выражений (9.1), (9.2) и (9.4);

o влияния сопротивления нагрузки на амплитуду выходного напряжения вентиля при формировании сигнала логической единицы путем изменения входного сопротивления мультиметра с учетом выражения (9,3);

o влияния сопротивления нагрузки, подключенной между выходом и шиной пи­тания Ucc, на выходное напряжение вентиля при формировании сигнала логического нуля;

o влияния емкостной нагрузки на форму и амплитуду выходного сигнала вентиля; в этом случае к выходу необходимо подключить конденсатор переменной емкос­ти и осциллограф, а для генерации прямоугольных сигналов необходимо удер­живать клавишу D, при этом частота следования импульсов будет равна частоте повторения символов для донной клавиатуры;

o аналогичного элемента с тремя состояниями в более быстродействующей серии 155, для чего сопротивления всех резисторов необходимо уменьшить в 10 раз.

Заметим, что в составе библиотеки компонентов имеется неинвертирующий элемент с тремя состояниями. Он показал на рис. 9.16, где обозначено: In, Out, Enable — вход, выход и вход сигнала разрешения. При подаче логического нуля на вход разрешения выход буфера переводится в третье состояние.

Рис. 9.16. Буферный элемент с тремя состояниями

В заключение упомянем о логическом элементе с открытым коллектором. Его схема отличается от рис. 9.15 тем, что в ней отсутствует транзистор VT3, а коллек­тор транзистора VT4 подключен к одному из внешних выводов. На этот вывод через резистор нагрузки подается напряжение питания, которое может превосходить на­пряжение питания всей ИМС.

Список литературы:

1. Карлащук В. И. Электронная лаборатория на IBM PC. Программа Electronics Workbench и ее применение. М.: “Солон-Р”, 2000.