Electronics Workbench в. 5.0

И.И. ПОПОВ

ЭЛЕКТРОННИКА

В ИНФОРМАЦИОННО-ИЗМЕРИТЕЛЬНОЙ ТЕХНИКЕ

ЙОШКАР-ОЛА, 2007

Составитель: И.И. Попов

Методические указания составлены для студентов электроэнергетического факультета третьего курса очного отделения специальности 100400 «Электроснабжение».

Печатается по решению редакционно-издательского совета

Рецензенты: А.Р. Буев, д.т.н., декан физико-математического факультета МарГУ;

С.Я. Алибеков, д.т.н., профессор МарГТУ

Технический редактор

Компьютерная верстка

Нигматуллина В.Т.

Лицензия ЛР №

Тем.план 2007 г. №

Подписано в печать 22.12.2006 г. Формат 60x84/16

Уч.-изд.л. 1,88. Усл.печ.л. 2.

Тираж 200. Заказ №

Оригинал-макет подготовлен к печати в РИО и отпечатан в ООП

ГОУ ВПО Марийского государственного университета

424001, г. Йошкар-Ола, пл. Ленина, 1

Лабораторная работа №1

Исследование и синтез логических схем

Цель:

Овладение практическими навыками исследования и проектирования логических схем с использованием средств САПР Electronics Workbench.

Результат обучения:

После успешного завершения занятия пользователь должен:

· Уметь создавать и редактировать простейшие логические схемы с использованием средств САПР Electronics Workbench;

· Уметь проводить минимизацию логических функций средствами САПР Electronics Workbench;

· Уметь проводить синтез логических схем средствами САПР Electronics Workbench;

Используемые программы:

Electronics Workbench в. 5.0

I. Исследование и синтез логических схем

Таблица 1.

Остатки от деления представляют собой число в системе счисления с основанием q. Например, перевести число 54 из десятичной системы счисления в двоичную, восьмеричную, шестнадцатеричную системы счисления:

54₍₁₀₎->110110₍₂₎ 54₍₁₀₎->66₍₈₎ 54₍₁₀₎->36₍₁₆₎

Обратный перевод чисел в десятичную систему производится вычислением суммы.

Применение двоичной системы счисления в цифровой электронике обеспечивает более высокую скорость выполнения операций и более высокую надежность электронной аппаратуры, т.к. элементной базой для ее построения служат элементы с двумя устойчивыми состояниями.

В ряде случаев в цифровой технике применяются двоично-десятичные коды. Для преобразования чисел из десятичной системы в двоично-десятичные коды необходимо каждую цифру в числе заменить соответствующей тетрадой (эквивалентом), а именно:

0 – 0000; 1 – 0001; 2 – 0010; 3 – 0011; 4 – 0100;

5 – 0101; 6 – 0110; 7 – 0111; 8 – 1000; 9 – 1001.

Например: 2934,5₍₁₀₎=0010.1001.0011.0100,0101_(2-10)

Над числами в двоичной системе счисления выполняются арифметические и логические операции. К арифметическим относятся четыре операции: сложение, вычитание, умножение и деление. Алгоритм выполнения арифметических операций такой же, как и в десятичной системе счисления.

Для описания алгоритмов работы цифровых устройств разработан математический аппарат алгебры логики (булевой алгебры). Алгебра логики оперирует двумя понятиями: событие истинно (логическая "1") или событие ложно (логический "0"). События в алгебре логики могут быть связаны двумя операциями: сложения (дизъюнкции), обозначаемой знаком U или +, и умножения (конъюнкции), обозначаемой знаком & или точкой. Отношение эквивалентности обозначается знаком =, а отрицание – чертой или апострофом (') над соответствующим символом. В алгебре логики высказывания могут быть простыми и сложными. Высказывание, значение истинности которого не зависит от значения истинности других высказываний, называется простым. При анализе и синтезе логических схем простое высказывание рассматривается как независимая переменная X, принимающая два значения: “0” или “1”. Сложное высказывание зависит от простых высказываний и также может принимать два значения: “0” или “1”. Зависимость сложного высказывания от простых носит название логической, или переключательной, функции Y:

Y=f(x₁,x₂,…x_n).

Переключающая функция (ПФ) логической схемы связывает при помощи логических операций входные переменные и одну из выходных переменных. Число ПФ равно числу выходных переменных, при этом ПФ может принимать значения 0 или 1.

Логическая схема имеет n входов, которым соответствуют n входных переменных X₁, … X_n и один или несколько выходов, которым соответствуют выходные переменные Y₁ …. Y_m. Входные и выходные переменные могут принимать два значения X_i = 1 или X_i = 0.

В теории логических функций особое значение имеют функции одной или двух переменных. Для одной переменной Х существуют четыре логические функции: 0, 1, переменная X и ее инверсия X. (операция «НЕ»).

Для двух переменных Х₁ Х₂ существуют 16 логических функций причем шесть операций зависят только от одной переменной: О, 1, X₁, Х₂, , и десять зависят от двух переменных.

Логические операции. Наибольший практический интерес представляют следующие элементарные операции (функции).

Логическое умножение (конъюнкция),

Логическое сложение (дизъюнкция),

Логическое умножение с инверсией,

Логическое сложение с инверсией,

Суммирование по модулю 2,

Равнозначность.

Таблицы истинности. Основным способом задания ПФ является составление таблицы истинности, в которой для каждого набора входных переменных указывается значение ПФ (0 или 1). Таблица истинности для логического элемента "НЕ" (логическая операция ) имеет вид

Наиболее важными логическими операциями двух переменных являются:

· логическое умножение. Эту операцию в математике называют конъюнкцией, а в схемотехнике — операцией "И". Обозначается значком «&» или «Л» (рис. 1);

· логическое сложение. Операция носит название дизъюнция, а в схемотехнике - операция "ИЛИ".

Рис. 1. Таблица истинности «И» (а), логический элемент «И» (б),

схема реализации элемента (в)

Рис.2. Таблица истинности элемента (а), условное обозначение элемента “ИЛИ” (б), схема реализации (в).

Рис.3. Условное обозначение и таблица истинности элемента «равнозначность» (а) и «неравнозначность» (б)

Рис.4. Таблица истинности (а), условное обозначение (б)

и схемная реализация элемента «И-НЕ» (в)

Рис. 5. Таблица истинности (а), условное обозначение (б) и схемная

реализация элемента «ИЛИ-НЕ» (в)

Количество входных сигналов, поступающих на элемент, может быть любым. На рис. 2в изображена схема реализации опера "ИЛИ" на диодах. В математических выражениях операция обозначается знаками "V" или "+";

· равнозначность (операция сравнения) (рис. 3 а);

· неравнозначность (рис. 3 б);

· операция Шеффера или операция "И-НЕ" (рис. 4)

· операция Пирса или операция "ИЛИ-НЕ" (рис. 5).

Способы записи функций алгебры логики. Рассмотрим некоторое логическое устройство, на входе которого присутствует некоторый n - разрядный двоичный код Х_n-1...Х₁ Хо, а на выходе соответственно m – разрядный двоичный код Z_m-1...Z₁ Zo (pиc. 6).

Зависимость выходной величины от входных, связанная с помощью операций алгебры логики называется функцией алгебры логики (ФАЛ). Очевидно, что, для n входных переменных существует 2ⁿ различных значений выходной функции. Функция называется полностью

Рис. 6. Логическое устройство

определенной, если заданы все 2ⁿ ее значений. Если же часть функций не задана, она называется частично определенной.

Устройства, поведение которых описывается при помощи ФАЛ называются логическими. Для описания ФАЛ могут быть использованы следующие способы:

· словесное описание;

· описание в виде таблиц истинности;

· описание в виде алгебраических выражений;

· описание в виде последовательности десятичных чисел,

Словесное описание ФАЛ может звучать так: "Логическая функция трех переменных равна единице, если все три входные переменные равны "единицам". Данный вид описания наиболее часто применяется для первоначального описания поведения логического устройства.

Описание в виде таблицы истинности представляет собой таблицу, которая содержит все возможные комбинации входных переменных и соответствующие им значения функций. Таблица содержит 2ⁿ строк и n+m столбцов, например, табл. 2.

Таблица 2

При описании ФАЛ с помощью алгебраических выражений возможны две формы ее записи:

1) дизъюнктивная нормальная форма (ДНФ), которая представляет собой логическую сумму элементарных логических произведений, в каждое из которых входят входные переменные или их инверсии один раз. ДНФ может быть получена из таблицы истинности. Для этого для значений функции Y=1 записываются элементарные логические произведения. Для табл. 2 имеем:

;

2 ) конъюнктивная нормальная форма (КНФ), которая представляет собой логическое произведение элементарных логических сумм, в каждую из которых входят входные переменные или их инверсии только один раз. КНФ может быть получена из таблицы истинности. Для этого для значений функции Y=0 записываются элементарные логические суммы входных величин. Для табл. 2 записываем:

.

Описание ФАЛ в виде последовательности десятичных чисел можно получить из алгебраических выражений ДНФ и КНФ, например, для нашего случая: ; .

Основные терему и аксиомы алгебры логики и минимизация ФАЛ. Одним из важнейших положений алгебры логики является принцип двойственности. Он заключается в том, что операции логического сложения можно заменить операциями логического умножения и наоборот.

Если X₁*X₀=Y, то ; если X₁+X₀=Y, то .

В свою очередь, все логические функции могут быть записаны в ДНФ и КНФ. Следовательно, любую логическую функцию можно представить с помощью трех элементарных функций: инверсии, дизъюнкции конъюнкции. Функционально полной системой логических элементов называется совокупность логических элементов, позволяющая реализовать все 16 логических операций. К таким функционально полным системам относятся системы: И, ИЛИ, НЕ; И, НЕ; ИЛИ, НЕ; И-НЕ. В качестве примера рассмотрим выполнение операций И, ИЛИ, НЕ на элементах ИЛИ-НЕ (рис. 7).

Рис. 7. Реализация операций И (а), ИЛИ (б), НЕ (в)

на базе элементов 2ИЛИ-НЕ

X*1=X	X+0=X
X*0=0	X+1=1
X*X=X	X+X=X
X* =0
X1*X0=X0*X1
(X2*X1)X0=X2(X1*X0)	X1+X0=X0+X1
	(X2+X1)+X0=X2 +(X1+X0)
(X1+X0)X0=X0
(X2+X1)X0=X2X0+X1X0	X1*X0+X0=X0
	X2*X1+X0=(X1+X0)*(X2 +X0)

Теоремы булевой алгебры отражают связи, существующие между

операциями, выполняемыми над логическими переменными. Основные теоремы представлены ниже:

Теоремы булевой алгебры применяются при анализе и сини цифровых устройств. Любую логическую схему можно описать и представит в совершенной дизъюнктивной или конъюнктивной нормальной форме. Однако полученная таким образом схема не является оптимальной с точки зрения ее практической реализации. Поэтому исходные ФАЛ обычно минимизируют. Целью минимизации обычно является уменьшение стоимости ее технической реализации. Критерий минимизации не однозначен. Наиболее просто задача минимизации решается с использованием карт Вейча. Данный метод минимизации базируется на табличном методе представления ФАЛ при числе переменных меньше пяти.

Карта Вейча – это прямоугольная таблица, число клеток в которой равно 2ⁿ, и в каждой клетке имеется набор всех входных переменных и их инверсий.

	X1
X0	X0X1

a)

	X1
X0
		X2

б)

	X1
X0
				X3
		X2

в)

Рис. 8. Карта Вейча для двух переменных (а), трех переменных (б),

четырех переменных (в)

Алгоритм минимизации ФАЛ сводится к следующему:

1) исходные данные записываются в виде таблицы истинности:

2) составляется карта Вейча, в квадраты которой записываются значения функций из таблицы истинности;

3) все клетки, содержащие 1, объединяются в замкнутые области, причем каждая область должна представлять собой прямоугольник с числом клеток 2^K, где К – 0, 1, 2, 3, … Области могут пересекаться, и одни и те же клетки могут входить в разные области.

Затем производится запись минимизированного выражения в дизъюнктивной нормальной форме. Допустим, необходимо минимизировать ФАЛ, заданную табл. 2. Составляем карту Вейча, объединяем "1" в две области и записываем ФАЛ в ДНФ Y(X₂X₁X₀) = X₁ +X₀X₂.

Полученное выражение может быть реализовано на логических элементах И, ИЛИ, НЕ (рис. 9 а). Дизъюнктивная форма функции может быть преобразована в конъюнктивную нормальную форму. Для этого производим двойную инверсию и используем принцип двойственности. у(х2х1х0)= .

Полученное выражение реализуется на логических элементах И-НЕ (рис. 9 6).

Рис. 9. Схема реализации ДНФ (а) и КНФ (б)

Технически реализация схемы (б) проще, так как здесь используется ИС «И-НЕ», которых очень много в каждой серии микросхем.

1.2. Исследование характеристик логического элемента "ИЛИ-НЕ"

Схема исследования логического элемента "ИЛИ-НЕ", представлена на рис. 10.

Рис. 10

На схеме рис. 10 входы логического элемента "ИЛИ-НЕ" подключены к генератору слов, формирующего последовательность двоичных чисел 00, 01, 10 и 11. Правый (младший) двоичный разряд каждого числа соответствует логической переменной Х1, левый (старший)– логической переменной Х2. К входам логического элемента также подключены логические пробники, которые загораются красным светом при поступлении на этот вход логической "1". Выход логического элемента подключен к логическому пробнику, который загорается красным светом при появлении на выходе логической "1".

Построение схемы исследования логического элемента "ИЛИ-НЕ"

Запустите при помощи ярлыка на рабочем столе Windows программу Electronics Workbench.

Построение схемы рис. 10 произведем в два этапа: сначала разместим, как показано на рис. 10 пиктограммы элементов, а затем последовательно соединим их.

1. Щелкните по кнопке

панели библиотек компонентов и контрольно-измерительных приборов. Из появившегося окна логических элементов вытащите пиктограмму логического элемента NOR ("ИЛИ-НЕ").

2. Щелкните по кнопке

Из появившегося окна последовательно вытащите пиктограммы логических пробников .

3. Разверните логические пробники, так как показано на рис. 10. Для этого на панели функций воспользуйтесь кнопкой поворота

.

4. Щелкните по кнопке

панели библиотек компонентов и контрольно-измерительных приборов. Из появившегося окна индикаторов вытащите пиктограмму генератора слов

.

5. Расположите методом буксировки пиктограммы элементов так, как показано на рис. 10 и соедините элементы согласно рисунку.

6. Двойным щелчком кнопки мыши откройте лицевую панель генератора слов.

В левой части панели генератора слов отображаются кодовые комбинации в шестнадцатеричном коде, а в нижней части - в двоичном.

7. Заполним окно шестнадцатеричного кода кодовыми комбинациями, начиная с 0 в верхней нулевой ячейке и далее с прибавлением 1 в каждой последующей ячейке. С этой целью щелкните по кнопке , в появившемся окне предустановок включите опцию Up counter и щелкните по кнопке Accept.

8. В окне Frequency установите частоту формирования кодовых комбинаций равной 1 Гц.

Последовательности двоичных чисел 00, 01, 10 и 11 соответствует в шестнадцатеричном коде - 0, 1, 2, 3. Запрограммируем генератор на периодическое формирование указанной последовательности чисел.

9. Наберите в окне Final число 0003 ищелкните на кнопке Cycle.

10. Запустите процесс моделирования при помощи выключателя. Наблюдайте, при каких сочетаниях входных сигналов на выходе логического элемента появится "1". Щелкая по кнопке Step, заполните в Отчете таблицу истинности для элемента "ИЛИ-НЕ". Остановите процесс моделирования при помощи выключателя.

11. Сохраните файл в папке с вашей Фамилией под именем Zan_17_01.