Модуль тактового генератора

Прежде, чем начать использовать цифровых I/O, нам необходимо установить модуль тактового генератора F2833x. Как все современные процессоры, F2833x тактируется внешним значительно медленным тактовым генератором, чтобы уменьшить электромагнитное излучение.

Модуль тактового генератора показан на рисунке 2.17.

Внутренняя цепь PLL генерирует внутреннюю частоту. Стенд F28335 ControlCard в нашей лаборатории работает на частоте 20MHz. Для того, чтобы достичь внутренней частоты 100 MHz, мы должны использовать умножитель с коэффициентом 10, и делитель с модулем 2. Это осуществляется программированием управляющего регистра PLL (PLLCR).

Высокоскоростной предделитель–счетчик (HISPCP) и низкоскоростной предделитель–счетчик (LOSPCP) использованы в качестве дополнительных делителей тактовой серии. Выходы двух предделителей–счетчиков использованы для синхронизации периферийных устройств. Мы можем установить два предделителя–счетчика индивидуально и независимо. Регистры управления предделителями и подключением периферийных устройств показаны на рис.2.18.

Чтобы использовать периферийное устройство, мы должны разрешить его тактирование устанавливая битовые области в PCLKCRx регистре. Битовая область «GPIOIN_ENCLK» разрешает тактовый сигнал для входного фильтра квалификации. Если входная квалификация не используется, тогда, нет необходимости разрешать этот бит.

Необходимо иметь в виду что:

– сигнал «CLKIN» будет той же частоты как и сигнал с выхода ядра «SYSCLKOUT», который используется для внешнего интерфейса памяти, для синхронизации ePWMs и CAN–модуля;

– Watchdog модуль синхронизирован непосредственно внешним генератором;

– максимальная частота для внешнего генератора – 35MHz.

Рисунок 2.17 – Модуль тактового генератора

Рисунок 2.18 – Регистры управления тактовым генератором